[发明专利]用于FinFET器件的掩埋金属和方法有效
| 申请号: | 201811446618.5 | 申请日: | 2018-11-29 |
| 公开(公告)号: | CN110021522B | 公开(公告)日: | 2021-06-22 |
| 发明(设计)人: | 周雷峻;陈志良;曾健庭;赖志明;刘如淦;杨超源 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/336;H01L29/423;H01L29/78 |
| 代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
| 地址: | 中国台*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 半导体器件包括:掩埋金属线,设置在半导体衬底中;第一介电材料,位于掩埋金属线的第一侧壁上,和第二介电材料,位于掩埋金属线的第二侧壁上;第一多个鳍,设置为邻近掩埋金属线的第一侧壁;第二多个鳍,设置为邻近掩埋金属线的第二侧壁;第一金属栅极结构,位于第一多个鳍上和掩埋金属线上,其中第一金属栅极结构延伸穿过第一介电材料以接触掩埋金属线,以及第二金属栅极结构,位于第二多个鳍上和掩埋金属线上。本发明的实施例还涉及用于FinFET器件的掩埋金属和方法。 | ||
| 搜索关键词: | 用于 finfet 器件 掩埋 金属 方法 | ||
【主权项】:
1.一种形成半导体器件的方法,包括:在半导体衬底中蚀刻第一凹槽;在所述第一凹槽内沉积导电材料;在所述半导体衬底中蚀刻第二凹槽以暴露所述导电材料的第一侧壁;在所述第二凹槽内沉积第一介电材料;在所述半导体衬底中蚀刻第三凹槽以暴露与所述第一侧壁相对的所述导电材料的第二侧壁;在所述第三凹槽内沉积第二介电材料;在所述半导体衬底中形成第一组鳍,所述第一组鳍设置在所述导电材料的第一侧上,并且在所述半导体衬底中形成第二组鳍,所述第二组鳍设置在所述导电材料的与所述第一侧相对的第二侧上;蚀刻所述第一介电材料以暴露所述导电材料的所述第一侧壁;在所述第一组鳍上形成第一金属栅极结构,所述第一金属栅极结构与所述导电材料的暴露的第一侧壁接触;以及在所述第二组鳍上形成第二金属栅极结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811446618.5/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:制造半导体器件的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





