[发明专利]用于FinFET器件的掩埋金属和方法

说明书

半导体器件包括：掩埋金属线，设置在半导体衬底中；第一介电材料，位于掩埋金属线的第一侧壁上，和第二介电材料，位于掩埋金属线的第二侧壁上；第一多个鳍，设置为邻近掩埋金属线的第一侧壁；第二多个鳍，设置为邻近掩埋金属线的第二侧壁；第一金属栅极结构，位于第一多个鳍上和掩埋金属线上，其中第一金属栅极结构延伸穿过第一介电材料以接触掩埋金属线，以及第二金属栅极结构，位于第二多个鳍上和掩埋金属线上。本发明的实施例还涉及用于FinFET器件的掩埋金属和方法。

技术领域

本发明的实施例涉及用于FinFET器件的掩埋金属和方法。

背景技术

半导体器件用于各种电子应用，例如个人计算机、手机、数码相机和其他电子设备。通常通过在半导体衬底上顺序沉积绝缘或介电层、导电层和半导体材料层，以及使用光刻图案化各个材料层以在其上形成电路组件和元件来制造半导体器件。

半导体工业通过不断减小最小部件尺寸而不断改善各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多组件集成到给定区域中。然而，随着最小部件尺寸的减小，出现了应该解决的其他问题。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：在半导体衬底中蚀刻第一凹槽；在所述第一凹槽内沉积导电材料；在所述半导体衬底中蚀刻第二凹槽以暴露所述导电材料的第一侧壁；在所述第二凹槽内沉积第一介电材料；在所述半导体衬底中蚀刻第三凹槽以暴露与所述第一侧壁相对的所述导电材料的第二侧壁；在所述第三凹槽内沉积第二介电材料；在所述半导体衬底中形成第一组鳍，所述第一组鳍设置在所述导电材料的第一侧上，并且在所述半导体衬底中形成第二组鳍，所述第二组鳍设置在所述导电材料的与所述第一侧相对的第二侧上；蚀刻所述第一介电材料以暴露所述导电材料的所述第一侧壁；在所述第一组鳍上形成第一金属栅极结构，所述第一金属栅极结构与所述导电材料的暴露的第一侧壁接触；以及在所述第二组鳍上形成第二金属栅极结构。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：在衬底中形成第一凹槽和在所述衬底中形成第二凹槽，所述第二凹槽与所述第一凹槽分离；在所述第一凹槽中形成第一掩埋金属线和在所述第二凹槽中形成第二掩埋金属线；在所述第一掩埋金属线上形成第一介电材料；在所述第二掩埋金属线上形成第二介电材料；形成与所述第一掩埋金属线相邻的第一多个半导体鳍；形成与所述第二掩埋金属线相邻的第二多个半导体鳍；选择性地蚀刻所述第一介电材料的部分以暴露所述第一掩埋金属线的部分；选择性地蚀刻所述第二介电材料的部分以暴露所述第二掩埋金属线的部分；在所述第一多个半导体鳍和所述第一掩埋金属线的暴露部分上形成第一伪栅极结构；在所述第二多个半导体鳍和所述第二掩埋金属线的暴露部分上形成第二伪栅极结构；用第一金属栅极结构代替所述第一伪栅极结构；以及用第二金属栅极结构代替所述第二伪栅极结构。

本发明的又一实施例提供了一种半导体器件，包括：掩埋金属线，设置在半导体衬底中；第一介电材料和第二介电材料，所述第一介电材料位于所述掩埋金属线的第一侧壁上，所述第二介电材料位于所述掩埋金属线的第二侧壁上；第一多个鳍，设置为邻近所述掩埋金属线的所述第一侧壁；第二多个鳍，设置为邻近所述掩埋金属线的所述第二侧壁；第一金属栅极结构，位于所述第一多个鳍上和所述掩埋金属线上，其中，所述第一金属栅极结构延伸穿过所述第一介电材料以接触所述掩埋金属线；以及第二金属栅极结构，位于所述第二多个鳍上和所述掩埋金属线上。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的鳍式场效应晶体管(“FinFET”)器件的立体图。

图2至图42示出了根据第一实施例的半导体器件中的掩埋金属线的形成中的中间阶段的截面图。