[发明专利]半导体存储器设备及其数据路径配置方法有效
| 申请号： | 201811285149.3 | 申请日： | 2018-10-31 |
| 公开（公告）号： | CN109754830B | 公开（公告）日： | 2023-09-19 |
| 发明（设计）人： | 柳长佑;金经纶;金秀奂;梁熙钾 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C7/12 | 分类号： | G11C7/12;G11C7/18;G11C11/4091;G11C11/4097 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邵亚丽;李琳 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了半导体存储器设备，包括：单元阵列，其包括第一行块和第二行块；位线感测放大器块，其感测存储在第一行块或第二行块中的数据；局部感测放大器，其锁存从位线感测放大器块传送的感测的数据；以及开关，其响应于选择信号将局部感测放大器与第一全局数据线和第二全局数据线中的所选择的全局数据线连接。第二行块可以位于单元阵列的边缘处，并且当第一行块被激活时，开关将局部感测放大器与第一全局数据线连接，并且当第二行块被激活时，开关将局部感测放大器与第二全局数据线连接。 | ||
| 搜索关键词： | 半导体 存储器 设备 及其 数据 路径 配置 方法 | ||
【主权项】：
1.一种半导体存储器设备，包括：单元阵列，包括第一行块和第二行块；位线感测放大器块，被配置为感测存储在第一行块和第二行块中的所选择的行块中的数据，所述位线感测放大器块包括多个位线感测放大器；局部感测放大器，被配置为锁存从位线感测放大器块传送的感测的数据；以及开关，被配置为响应于选择信号将局部感测放大器连接到第一全局数据线和第二全局数据线中的所选择的全局数据线，其中，第二行块位于单元阵列的第一边缘处，并且其中，当第一行块被激活时，开关将局部感测放大器与第一全局数据线连接，并且当第二行块被激活时，开关将局部感测放大器与第二全局数据线连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811285149.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于输出后加强信号的电子电路
- 下一篇：磁性检测电路
