[发明专利]半导体存储器设备及其数据路径配置方法

权利要求书

1.一种半导体存储器设备，其包括第一全局数据线和第二全局数据线，该半导体存储器设备包括：

第一边缘行块，形成单元阵列的一端；

第二边缘行块，形成单元阵列的相对端；

第一内部行块，设置在第一边缘行块与第二边缘行块之间；

第一局部感测放大器，被配置为将从第一边缘行块感测的第一数据输出到第一全局数据线；

第二局部感测放大器，被配置为将从第二边缘行块感测的第二数据输出到边缘全局数据线；

第三局部感测放大器，被配置为将从第一内部行块感测的第三数据输出到第二全局数据线；以及

复用器，被配置为响应于选择信号而选择性地将第一全局数据线、第二全局数据线和边缘全局数据线中的两个与输入/输出感测放大器连接。

2.如权利要求1所述的半导体存储器设备，还包括：

行解码器，被配置为响应于行地址生成选择信号。

3.如权利要求1所述的半导体存储器设备，其中，所述复用器被配置为响应于对所述第一内部行块的选择而将第一全局数据线和第二全局数据线与输入/输出感测放大器连接。

4.如权利要求1所述的半导体存储器设备，其中，所述复用器被配置为响应于第一边缘行块或第二边缘行块被选择而将第一全局数据线和边缘全局数据线与输入/输出感测放大器连接。

5.如权利要求1所述的半导体存储器设备，还包括：

行解码器，被配置为同时选择第一边缘行块和第二边缘行块。

6.如权利要求1所述的半导体存储器设备，还包括：

第一位线感测放大器，被配置为感测第一边缘行块并将从第一边缘行块感测的结果作为第一数据提供给第一局部感测放大器；以及

第二位线感测放大器，被配置为感测第二边缘行块并将从第二边缘行块感测的结果作为第二数据提供给第二局部感测放大器，

其中，第一位线感测放大器和第二位线感测放大器各自连接到开放位线结构中的两个对应的位线。

7.如权利要求1所述的半导体存储器设备，其中，所述复用器被形成在单元阵列的外围区域中。

8.一种半导体存储器设备的数据路径配置方法，包括：

接收用于选择包括在单元阵列中的多个行块中的至少一个的地址，所述多个行块包括分别放置在单元阵列的相对侧的第一边缘行块和第二边缘行块、以及设置在第一边缘行块与第二边缘行块之间的第一内部行块；

将从第一边缘行块感测的第一数据输出到第一全局数据线；

将从第二边缘行块感测的第二数据输出到边缘全局数据线；

将从第一内部行块感测的第三数据输出到第二全局数据线；基于地址生成选择信号；以及

响应于选择信号而选择性地将第一全局数据线、第二全局数据线和边缘全局数据线中的两个与输入/输出感测放大器连接。

9.如权利要求8所述的数据路径配置方法，

其中，所述连接包括响应于对所述第一内部行块的选择而将第一全局数据线和第二全局数据线与输入/输出感测放大器连接，或者响应于第一边缘行块或第二边缘行块被选择而将第一全局数据线和边缘全局数据线与输入/输出感测放大器连接。

10.如权利要求8所述的数据路径配置方法，其中，包括在单元阵列中的位线感测放大器连接到具有开放位线结构的位线。

11.如权利要求8所述的数据路径配置方法，

其中，所述单元阵列由通过位线感测放大器块彼此分开的多个行块形成，

其中，所述行块的数量是偶数。