[发明专利]一种体掺杂金刚石基常关型场效应晶体管及其制备方法有效

申请号：	201811074396.9	申请日：	2018-09-14
公开（公告）号：	CN109378312B	公开（公告）日：	2020-08-18
发明（设计）人：	王玮;王宏兴;问峰;王艳丰;张明辉;林芳;张景文;卜忍安;侯洵	申请（专利权）人：	西安交通大学
主分类号：	H01L27/095	分类号：	H01L27/095;H01L29/16;H01L29/167;H01L21/338;H01L29/812
代理公司：	西安通大专利代理有限责任公司 61200	代理人：	徐文权
地址：	710049 陕***	国省代码：	陕西;61
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明公开了一种体掺杂金刚石基常关型场效应晶体管及其制备方法，包含金刚石衬底；金刚石衬底上设有一层单晶金刚石外延薄膜；单晶金刚石外延薄膜上设置有体掺杂单晶外延薄膜和刻蚀区域，刻蚀区域为高肖特基势垒终端；体掺杂单晶外延薄膜上设置有沟道区域；沟道区域包括体掺杂单晶外延薄膜作为导电沟道，且为低肖特基势垒终端；源电极和漏电极处于沟道区域的两侧；源电极和漏电极之间刻蚀区域及沟道区域上设置栅电极。本发明为常关型场效应晶体管，利用体掺杂外延单晶金刚石材料作为导电沟道使用，可发挥金刚石材料耐高温、抗辐射和可在恶略环境工作等优势。
搜索关键词：	一种掺杂金刚石基常关型场效应晶体管及其制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种体掺杂金刚石基常关型场效应晶体管，其特征在于，包括：金刚石衬底(1)、单晶金刚石外延薄膜(2)、体掺杂单晶外延薄膜(3)、刻蚀区域(4)、沟道区域(5)、源电极(6)、漏电极(7)和栅电极(8)；金刚石衬底(1)上设有一层单晶金刚石外延薄膜(2)；单晶金刚石外延薄膜(2)上设置体掺杂单晶外延薄膜(3)和刻蚀区域(4)；体掺杂单晶外延薄膜(3)上设置有沟道区域(5)和刻蚀区域(4)；刻蚀区域(4)为高肖特基势垒终端，沟道区域(5)为低肖特基势垒终端；沟道区域(5)包括体掺杂单晶外延薄膜(3)，载流子能够在沟道区域(5)内迁移；体掺杂单晶外延薄膜(3)是化学气相外延掺杂或离子注入掺杂的单晶金刚石材料；源电极(6)和漏电极(7)设置于沟道区域(5)的两端；栅电极(8)设置在源电极(6)和漏电极(7)之间的刻蚀区域(4)和沟道区域(5)上，且栅电极(8)同时设置在单晶金刚石外延薄膜(2)的刻蚀区域(4)上。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安交通大学，未经西安交通大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201811074396.9/，转载请声明来源钻瓜专利网。

上一篇：用于解决电迁移的布局构造
下一篇：一种低功耗三维非易失性存储器及其制备方法

同类专利

砷化镓低噪声放大器和氮化镓功率放大器单片集成电路及其制备-202210721926.4
发明人：刘志宏;冯时;徐美;李凯;邢伟川;周瑾;杨伟涛;危虎;张进成;郝跃 -专利权人：西安电子科技大学广州研究院;西安电子科技大学
申请日： 2022-06-24 - 公布日： 2022-10-04 - 主分类号： H01L27/095
摘要：砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料，衬底层上方为缓冲层，分为左右两个部分，左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层，势垒层上方为氮化镓晶体管和砷化镓晶体管的电极，衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成，有效减少低噪声放大器和功率放大器之间的寄生效应，改善电路高频性能，并且可以减少芯片面积，降低成本，增加散热。

一种半导体和二维材料的组合功率器件的制备方法-201810750082.X
发明人：刘新科;胡聪;王佳乐 -专利权人：深圳大学
申请日： 2018-07-10 - 公布日： 2020-11-06 - 主分类号： H01L27/095
摘要：本发明公开了一种半导体和二维材料的组合功率器件及其制备方法，该器件包括异质结场效应晶体管和二维材料晶体管，其两者具有同一衬底，其中衬底上设置有二维材料层以及依次设置于衬底的GaN层、AlGaN层，AlGaN层与二维材料层上的两端设置有欧姆接触电极，且在异于欧姆接触电极的位置设置有Al2O3薄膜，Al2O3薄膜上设置有肖特基接触电极。该组合功率器件的表面具有Al2O3薄膜，其具有厚度均匀性、无针孔、低缺陷密度、低应力等优势，这将有效降低器件的栅极泄露电流，同时该Al2O3薄膜具有高的介电常数及宽带隙，这将使组合功率器件拥有更高的击穿电压、更高的工作电流而具有更大的应用范围。

一种半导体和二维材料的组合功率器件及其制备方法-201810750083.4
发明人：刘新科;胡聪;王佳乐 -专利权人：深圳大学
申请日： 2018-07-10 - 公布日： 2020-10-27 - 主分类号： H01L27/095
摘要：本发明公开了一种半导体和二维材料的组合功率器件及其制备方法，该组合功率器件包括设置在同一衬底上的异质结场效应晶体管和二维材料晶体管，其中衬底上设置有二维材料层以及依次设置于衬底的GaN层、AlGaN层，AlGaN层与二维材料层上的两端设置有欧姆接触电极、肖特基接触电极。该组合功率器件中的异质结场效应晶体管和二维材料晶体管设置于同一衬底上，即该组合功率器件不仅具有异质结场效应晶体管大击穿电场、高电子饱和速率、抗辐射能力强及良好的化学稳定性等特点，还具有二维材料晶体管的高能效、可运用于柔性屏，高分辨率液晶显示器和有机发光二极管显示器等领域的特点，因此本发明提供的组合功率器件具有更广的应用范围。

一种体掺杂金刚石基常关型场效应晶体管及其制备方法-201811074396.9
发明人：王玮;王宏兴;问峰;王艳丰;张明辉;林芳;张景文;卜忍安;侯洵 -专利权人：西安交通大学
申请日： 2018-09-14 - 公布日： 2020-08-18 - 主分类号： H01L27/095
摘要：本发明公开了一种体掺杂金刚石基常关型场效应晶体管及其制备方法，包含金刚石衬底；金刚石衬底上设有一层单晶金刚石外延薄膜；单晶金刚石外延薄膜上设置有体掺杂单晶外延薄膜和刻蚀区域，刻蚀区域为高肖特基势垒终端；体掺杂单晶外延薄膜上设置有沟道区域；沟道区域包括体掺杂单晶外延薄膜作为导电沟道，且为低肖特基势垒终端；源电极和漏电极处于沟道区域的两侧；源电极和漏电极之间刻蚀区域及沟道区域上设置栅电极。本发明为常关型场效应晶体管，利用体掺杂外延单晶金刚石材料作为导电沟道使用，可发挥金刚石材料耐高温、抗辐射和可在恶略环境工作等优势。

氮化镓基低漏电流固支梁场效应晶体管倒相器及制备方法-201510378327.7
发明人：廖小平;王凯悦 -专利权人：东南大学
申请日： 2015-07-01 - 公布日： 2018-01-16 - 主分类号： H01L27/095
摘要：本发明是一种氮化镓基低漏电流固支梁场效应晶体管倒相器及制备方法，该GaN基低漏电流固支梁MESFET倒相器由固支梁N型MESFET和固支梁P型MESFET构成。该倒相器的MESFET的制作在半绝缘GaN衬底上，其栅极上方设计了固支梁结构。固支梁下方设计了电极板。固支梁的下拉电压设计为等于型MESFET的阈值电压的绝对值。当在固支梁与电极板间的电压小于阈值电压的绝对值时，固支梁是悬浮在栅极的上方，此时栅极处是断路的，MESFET也没有导通，而只有在固支梁与电极板间的电压达到或大于阈值电压的绝对值时，固支梁才会被下拉到贴在栅极上，栅极与固支梁短接，从而使MESFET导通。本发明在工作中增大了栅极的阻抗，减小了栅极漏电流，有效地降低了功耗。

一种肖特基势垒二极管芯片生产工艺-201410522228.7
发明人：孙澜;朱军;刘韵吉;杨敏红;单慧 -专利权人：桑德斯微电子器件（南京）有限公司
申请日： 2014-09-30 - 公布日： 2017-07-28 - 主分类号： H01L27/095
摘要：本发明公开了一种肖特基势垒二极管芯片生产工艺，属于半导体芯片制造领域。一种肖特基势垒二极管芯片，包括芯片、终端沟槽、保护层和电极；所述的芯片为肖特基势垒二极管芯片；芯片截层从下向上依次为芯片、终端沟槽、保护层和电极。电极为沟槽栅氧多晶硅电极，电极包含肖特基区，保护层为PETEOS保护层。采用场表面氧化、牺牲氧化、栅氧氧化、淀积PETEOS氧化层、溅射肖特基金属、正面金属合金、背面减薄等方法对芯片工艺进行改进。实现了开关损耗低，正向导通电压较低，芯片功耗少的效果，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。

一种肖特基势垒二极管芯片-201420575977.1
发明人：孙澜;朱军;刘韵吉;杨敏红;单慧 -专利权人：桑德斯微电子器件（南京）有限公司
申请日： 2014-09-30 - 公布日： 2014-12-31 - 主分类号： H01L27/095
摘要：本实用新型公开了一种肖特基势垒二极管芯片，属于半导体芯片制造领域。一种肖特基势垒二极管芯片，包括芯片、终端沟槽、保护层和电极；所述的芯片为肖特基势垒二极管芯片；芯片截层从下向上依次为芯片、终端沟槽、保护层和电极。电极为沟槽栅氧多晶电极，电极包含肖特基区，保护层为PETEOS保护层。采用场表面氧化、牺牲氧化、栅氧氧化、淀积PETEOS氧化层、溅射肖特基金属、正面金属合金、背面减薄等方法对芯片工艺进行改进。实现了开关损耗低，正向导通电压较低，芯片功耗少的效果，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命。

碳化硅半导体器件-201280032325.7
发明人：林秀树 -专利权人：住友电气工业株式会社
申请日： 2012-06-12 - 公布日： 2014-03-05 - 主分类号： H01L27/095
摘要：第一层（34）具有第一导电类型。第二层（35）被设置在第一层（34）上，使得第一层（34）的一部分从第二层（35）暴露，并且具有不同于第一导电类型的第二导电类型。第一至第三杂质区域（11-13）穿透第二层（35）并且到达第一层（34）。第一和第二杂质区域（11，12）具有第一导电类型。第三杂质区域（13）被布置在第一和第二杂质区域（11，12）之间，并且具有第二导电类型。第一至第三电极（S1、D1、G1）分别被设置在第一至第三杂质区域(11-13)上。肖特基电极(SK)被设置在第一层（34）的该部分上并且被电连接到第一电极（S1）。

氮化物系半导体装置-201180064459.2
发明人：上野胜典;贺屋秀介 -专利权人：先进动力设备技术研究协会
申请日： 2011-10-26 - 公布日： 2013-09-18 - 主分类号： H01L27/095
摘要：本发明目的在于提供一种氮化物系半导体装置，其防止MOS型器件的栅绝缘膜的损坏，并且提高了可靠性。设置于漏电极（26）与栅电极（28）之间的SBD金属电极（30）与AlGaN层（20）进行肖特基接合。此外，SBD金属电极（30）与源电极（24）连接，从而电短路。由此，在向栅电极（28）输入截止信号时，MOSFET部（32）变为截止状态，从而MOSFET部（32）的漏侧的电压接近漏电极（26）的电压值。在漏电极（26）的电压上升时，SBD金属电极（30）的电压值低于MOSFET部（32）的漏侧的电压值，所以通过SBD金属电极（30）对MOSFET部（32）的漏侧和漏电极（26）进行电切断。

半导体装置-201080067573.6
发明人：今田忠纮 -专利权人：富士通株式会社
申请日： 2010-06-24 - 公布日： 2013-05-15 - 主分类号： H01L27/095
摘要：本发明涉及半导体装置。该半导体装置中设有：具备沿基板（1）的厚度方向层叠的电子渡越层（5）以及电子供给层（6）的晶体管；在基板（1）的上方与电子渡越层（5）以及电子供给层（6）平行地形成的电子渡越层（3）；与电子渡越层（3）肖特基接合的阳极电极（12a）；以及与电子渡越层（3）欧姆接合的阴极电极（13d）。阳极电极（12a）与晶体管的源极连接，阴极电极（13d）与晶体管的漏极连接。

一种半导体集成电路及其制造方法-201010220784.0
发明人：谢福渊 -专利权人：力士科技股份有限公司
申请日： 2010-07-01 - 公布日： 2012-01-11 - 主分类号： H01L27/095
摘要：本发明公开了一种包含位于同一衬底上的多个沟槽金属氧化物半导体场效应管和多个沟槽肖特基整流器的半导体集成电路的结构及其制造方法。该多个沟槽金属氧化物半导体场效应管具有沟槽式源体接触区，该多个沟槽肖特基整流器具有沟槽式阳极接触区。采用本发明所述结构的半导体集成电路可以保证沟槽金属氧化物半导体场效应管部分具有较低的开启电阻，以及保证沟槽肖特基整流器部分具有较低的前置电压和较小的反向漏电流。

具有单个势垒的沟槽型肖特基器件-200680038726.8
发明人：乔瓦尼·里基耶罗;罗萨罗·卡尔塔 -专利权人：国际整流器公司
申请日： 2006-10-18 - 公布日： 2009-08-12 - 主分类号： H01L27/095
摘要：用于形成沟槽型肖特基势垒器件的工艺包括：在硅晶片表面中的沟槽内形成氧化物层，然后在该晶片的全部上表面上沉积完全连续的金属势垒层，该全部上表面包括沟槽内部以及沟槽间的台，势垒只与台接触。可以使用钛、钯和任何传统的势垒金属。

减小电容和开关损失的肖特基二极管结构及其制造方法-200580027614.8
发明人：普拉韦恩·M·谢诺伊 -专利权人：飞兆半导体公司
申请日： 2005-07-14 - 公布日： 2007-08-08 - 主分类号： H01L27/095
摘要：本发明提供一种SiC肖特基势垒二极管(SBD)，其具有一衬底和两个或两个以上外延层，所述外延层包含至少一个薄的轻微掺杂N型顶部外延层和一上面安置有最顶端外延层的N型外延层。多个外延层支承所述二极管的闭锁电压，且所述多个外延层中的每一者均支承所述闭锁电压的一大部分。至少所述顶部两个外延层的厚度和掺杂剂浓度的优化导致电容和开关损失减小，同时保持对正向电压和导通电阻的影响较低。或者，所述SBD包含一连续分级N型掺杂区域，其掺杂从所述区域的顶部处的一较轻微掺杂剂浓度到底部处的一较浓重掺杂剂浓度而变化。

具有碳化硅耐久接触的方法和器件-200580008778.6
发明人：威廉·F·森;理查德·L·伍丁 -专利权人：仙童半导体公司
申请日： 2005-03-18 - 公布日： 2007-05-09 - 主分类号： H01L27/095
摘要：一种含肖特基势垒的碳化硅器件，具有铼肖特基金属接触。铼接触(27)的厚度大于250埃，可在2000埃至4000埃之间。在肖特基接触的周围提供有由离子刻蚀而形成的环状终端场结构。

肖特基势垒集成电路-200480031457.3
发明人： J·P·斯奈德;J·M·拉森 -专利权人：斯平内克半导体股份有限公司
申请日： 2004-09-17 - 公布日： 2006-11-29 - 主分类号： H01L27/095
摘要：揭示了一种肖特基势垒集成电路，该电路具有至少一个PMOS器件或至少一个NMOS器件，至少一个PMOS器件或NMOS器件具有与半导体衬底形成肖特基势垒或类肖特基势垒接触的金属源极－漏极接触。该器件提供移动电荷载流子在半导体衬底体区域中的新的分布，通过降低栅极电容可改善器件和电路的性能，提高有效载流子迁移率μ，降低噪声，减少栅极绝缘体泄漏，减少热载流子效应和提高可靠性。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]一种体掺杂金刚石基常关型场效应晶体管及其制备方法有效

专利文献下载