“高谷秀史”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[发明专利]场效应晶体管-CN202180095363.6在审
发明人： 高谷秀史 -专利权人：株式会社电装
申请日： 2021-10-08 - 公布日： 2023-10-27 - 主分类号： H01L29/78 文献下载
摘要：一种场效应晶体管(10)，其具有多个p型深层(36)。所述p型深层从体层(34)向下侧突出，以在从上侧观察半导体基板(12)时与沟槽(14)交叉的方式延伸，且在位于所述体层的下侧的所述沟槽的侧面及底面与栅极绝缘膜(16)相接。所述各p型深层具有低浓度区域(36a)和高浓度区域(36b)。所述各低浓度区域从下侧与所述体层相接，且在位于所述体层的下侧的所述沟槽的所述侧面与所述栅极绝缘膜相接。各高浓度区域从下侧与对应的所述低浓度区域相接。
场效应晶体管

[发明专利]场效应晶体管及其制造方法-CN202180094906.2在审
发明人： 高谷秀史 -专利权人：株式会社电装
申请日： 2021-11-05 - 公布日： 2023-10-20 - 主分类号： H01L29/78 文献下载
摘要：场效应晶体管(10)具有：p型沟槽下层(35)，其配置于沟槽(14)的下侧，在从上侧观察半导体基板(12)时沿着沟槽的长边方向延伸；多个p型深层(36)；以及多个n型深层(37)。各p型深层从体层(34)向下侧突出，在从上侧观察半导体基板时沿着与沟槽交叉的第一方向延伸，在与第一方向正交的第二方向上隔开间隔部配置，且与配置于沟槽的下侧的p型沟槽下层相接。各n型深层配置于对应的间隔部内，在位于体层的下侧的沟槽的侧面与栅极绝缘膜相接。
场效应晶体管及其制造方法

[发明专利]半导体装置及其制造方法-CN202080049387.3有效
发明人： 高谷秀史;竹内有一;渡边行彦 -专利权人：株式会社电装
申请日： 2020-03-24 - 公布日： 2023-08-15 - 主分类号： H01L29/06 文献下载
摘要：半导体装置(1)的半导体衬底(10)的终端区域(102)具有p型的多个保护环(16)和多个第1扩散区域(17)。在对上述半导体衬底进行平面观察时，与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时，上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。
半导体装置及其制造方法

[发明专利]SiC-MOSFET的制造方法-CN201711431619.8有效
发明人： 高谷秀史;浦上泰;渡边行彦 -专利权人：丰田自动车株式会社;株式会社电装
申请日： 2017-12-26 - 公布日： 2021-12-17 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种SiC‑MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口，在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区，在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽，在沟槽内形成栅极绝缘膜及栅电极。
sic mosfet 制造方法

[发明专利]半导体装置-CN201810952249.0有效
发明人： 高谷秀史;浦上泰;副岛成雅 -专利权人：丰田自动车株式会社
申请日： 2018-08-21 - 公布日： 2021-07-30 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体装置，具备半导体基板、上表面电极、下表面电极及经由栅极绝缘膜而设于沟槽内的栅电极。半导体基板具有与上表面电极接触的P型体层、介于体层与下表面电极之间的n型漂移层、沿着沟槽的底面设置的p型浮置区及沿着沟槽的侧面在体层与浮置区之间延伸的p型连接区。沟槽沿着俯视时的长边方向具有未设置连接区的第一区间及设置有连接区的第二区间。而且，第二区间中的沟槽的侧面的倾倒角度比第一区间中的沟槽的侧面的倾倒角度大。
半导体装置

[发明专利]半导体装置及其制造方法-CN201980020140.6在审
发明人：海老原康裕;竹内有一;高谷秀史;渡边行彦 -专利权人：株式会社电装
申请日： 2019-03-19 - 公布日： 2021-01-22 - 主分类号： H01L29/78 文献下载
摘要：使JFET部(2a)为高浓度，并且由配置于其两侧的第二导电型区域(3、5、6、8、61)夹着JFET部而形成窄幅的结构。而且，以在成为了比正常动作时的漏极电压Vd稍高的电压时JFET部被夹断的方式，设定JFET部的宽度与JFET部及第二导电型区域的杂质浓度。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201680030119.0有效
发明人：远藤刚;秋叶敦也;竹内有一;高谷秀史;青井佐智子 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2016-04-05 - 公布日： 2020-09-29 - 主分类号： H01L29/78 文献下载
摘要：半导体装置具有：基板(1)，其包括外周区域和具有半导体元件的单元区域；以及所述基板上的漂移层(2)。半导体元件具备基极区域(3)、源极区域(4)、沟槽栅构造、比栅极沟槽深的深层(5)、源极电极(11)、以及漏极电极(12)。外周区域具有使所述漂移层露出的凹部(20)、以及保护环层(21)，保护环层具有在露出了的所述漂移层的表面包围所述单元区域的多个框形状的保护环沟槽(21c)、以及配置于保护环沟槽内的第1保护环(21a)。所述深沟槽的宽度和所述保护环沟槽的宽度。
半导体装置及其制造方法

[发明专利]绝缘栅开关器件及其制造方法-CN201680033066.8有效
发明人： 高谷秀史;水野祥司;渡辺行彦;青井佐智子 -专利权人：丰田自动车株式会社;株式会社电装
申请日： 2016-06-03 - 公布日： 2020-02-04 - 主分类号： H01L29/06 文献下载
摘要：提供了一种制造绝缘栅开关器件的方法。所述方法包括：在第一SiC半导体层的表面中形成第一沟槽；将p型杂质注入到所述第一沟槽的底表面中；在所述第一沟槽的内表面上沉积第二SiC半导体层以形成第二沟槽；以及形成栅极绝缘层、栅电极、第一区域和体区域，使得栅极绝缘层覆盖第二沟槽的内表面，栅电极位于第二沟槽中，第一区域为n型并与栅极绝缘层接触，体区域为p型，与注入区域分离，并且在第一区域下方与栅极绝缘层接触。
绝缘开关器件及其制造方法

[发明专利]半导体器件及半导体器件的制造方法-CN201580018706.3有效
发明人： 高谷秀史;斋藤顺;添野明高;山本敏雅;副岛成雅 -专利权人：丰田自动车株式会社;株式会社电装
申请日： 2015-02-10 - 公布日： 2019-07-16 - 主分类号： H01L29/78 文献下载
摘要：提供一种能实现更高耐压的半导体器件及其制造方法。所提供的半导体器件具有：p型的第四区，其与栅极沟槽的下端相接；终端沟槽，其在第二区的外侧形成于半导体基板的表面；p型的下端p型区，其与终端沟槽的下端相接；p型的侧面p型区，其与终端沟槽的外周侧的侧面相接，且与下端p型区相连，并在半导体基板的表面露出；p型的多个保护环区，其形成于比侧面p型区靠外周侧处，且在表面露出。
半导体器件制造方法

[发明专利]绝缘栅型半导体器件-CN201580015955.7有效
发明人：斋藤顺;浜田公守;添野明高;高谷秀史;青井佐智子;山本敏雅 -专利权人：丰田自动车株式会社
申请日： 2015-02-05 - 公布日： 2019-05-10 - 主分类号： H01L29/06 文献下载
摘要：提供一种能够容易地耗尽外围区的绝缘栅型半导体器件。所述绝缘栅型半导体器件包括：在半导体衬底的正面中形成的第一至第四外围沟槽；绝缘层，其位于所述外围沟槽中；第五半导体区，其具有第二导电类型，并且在暴露于所述外围沟槽的底面的范围内形成；以及连接区，其将暴露于所述第二外围沟槽的底面的所述第五半导体区连接到暴露于所述第三外围沟槽的底面的所述第五半导体区。所述第二与第三外围沟槽之间的间隔比所述第一与第二外围沟槽之间的间隔以及所述第三与第四外围沟槽之间的间隔中的每一者宽。
绝缘半导体器件

[发明专利]半导体装置以及半导体装置的制造方法-CN201480075197.3有效
发明人： 高谷秀史;斋藤顺;添野明高;滨田公守;水野祥司;青井佐智子;渡辺行彦 -专利权人：丰田自动车株式会社
申请日： 2014-10-06 - 公布日： 2019-05-10 - 主分类号： H01L29/12 文献下载
摘要：一种半导体装置，具有：终端沟槽，其围绕形成有多个栅极沟槽的区域的周围一周；下端p型区，其为p型，并与终端沟槽的下端相接；外周p型区，其为p型，并从外周侧与终端沟槽相接，且露出于半导体基板的表面；多个保护环区，其为p型，并被形成在与外周p型区相比靠外周侧，且露出于半导体基板的表面；外周n型区，其为n型，并使外周p型区与多个保护环区分离，且使多个保护环区相互分离。
半导体装置以及制造方法

[发明专利]碳化硅半导体装置及其制造方法-CN201380031045.9有效
发明人：杉本雅裕;高谷秀史;添野明高;森本淳;竹内有一;铃木巨裕;副岛成雅;渡边行彦 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2013-06-06 - 公布日： 2017-10-27 - 主分类号： H01L29/78 文献下载
摘要：SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。
碳化硅半导体装置及其制造方法

[发明专利]半导体装置以及制造半导体装置的方法-CN201280051533.1有效
发明人： 高谷秀史;松木英夫;铃木巨裕;石川刚;副岛成雅;渡辺行彦 -专利权人：丰田自动车株式会社;株式会社电装
申请日： 2012-10-17 - 公布日： 2016-10-26 - 主分类号： H01L29/78 文献下载
摘要：一种半导体装置，其具有半导体衬底，所述半导体衬底包括：体区域；漂移区；沟槽，其从所述半导体衬底的表面延伸穿过所述体区域进入所述漂移区；以及源极区域，所述源极区域被定位为在暴露于所述半导体衬底的所述表面的范围内与所述沟槽邻接，所述源极区域通过所述体区域而与所述漂移区隔离。特定层配置在所述沟槽的底部上，并且它具有在所述特定层与所述漂移区之间的接合部分处形成耗尽层的特性。绝缘层覆盖所述特定层的上表面和所述沟槽的侧壁。导电部形成在所述沟槽的所述侧壁的一部分上。所述导电部被接合至所述特定层，且到达所述半导体衬底的所述表面。
半导体装置以及制造方法

[发明专利]半导体装置以及半导体装置的制造方法-CN201510811532.8在审
发明人： 高谷秀史;朽木克博;青井佐智子;宫原真一朗 -专利权人：丰田自动车株式会社
申请日： 2015-11-20 - 公布日： 2016-06-01 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种改善沟道长度与击穿电压的此消彼长的关系的半导体装置以及半导体装置的制造方法。半导体装置具有在表面上形成有沟槽的半导体基板、沟槽内的栅绝缘层以及栅电极。在沟槽的侧面上形成有高低差。沟槽的侧面具有上部侧面、高低差的表面、下部侧面。半导体基板具有：第一导电型的第一区域，其在上部侧面处与栅绝缘层相接；第二导电型的体区，其以从与第一区域相接的位置跨至与高低差相比靠下侧的位置的方式而被配置，并且在第一区域的下侧的上部侧面处与栅绝缘层相接；第一导电型的第二区域，其被配置于体区的下侧，并在下部侧面处与栅绝缘层相接；第一导电型的侧部区域，其在高低差的表面处与栅绝缘层相接，并与第二区域相连。
半导体装置以及制造方法

[发明专利]碳化硅半导体器件的制造方法-CN201280016150.0有效
发明人：宫原真一朗;山本敏雅;高谷秀史;杉本雅裕;渡边行彦;副岛成雅;石川刚 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2012-09-04 - 公布日： 2013-12-18 - 主分类号： H01L29/12 文献下载
摘要：一种碳化硅半导体器件的制造方法，包括：在碳化硅衬底(1)上形成漂移层(2)；在所述漂移层(2)的表面部分上或表面部分中形成基极层(3)；在所述基极层(3)的表面部分中形成源极区(4)；形成沟槽(6)，以穿透所述基极层(3)并且到达所述漂移层(2)；在所述沟槽(6)中的所述栅极绝缘膜(7)上形成栅极电极(8)；形成电连接至所述源极区(4)和所述基极层(3)的源极电极(9)；以及在所述衬底(1)的背侧表面上形成漏极电极(11)。形成所述沟槽(6)包括：对衬底表面进行平坦化，并且在平坦化之后蚀刻以形成所述沟槽(6)。
碳化硅半导体器件制造方法

1
2
下一页»
尾页
共 30 条