[发明专利]一种沟槽栅电荷存储型IGBT及其制作方法

摘要

一种沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。通过加宽传统沟槽栅结构并采用侧墙栅电极结构形成位于基区下方的台面(mesa)结构，以及引入屏蔽电荷存储层电场的屏蔽沟槽结构，增大了载流子注入增强效应，改善了正向导通压降V_ceon和关断损耗E_off之间的折中；缓解了沟槽底部尖角处的电场集中效应，有效提高了器件的击穿电压；降低了器件的栅电容尤其是密勒电容C_GC以及栅电荷Q_G，提高了器件的开关速度、降低了器件的开关损耗和对栅驱动电路能力的要求；避免了N型电荷存储层掺杂浓度和厚度对器件耐压的限制；降低了饱和电流密度，改善了器件的短路安全工作区(SCSOA)；并且有效抑制了器件导通时的EMI效应。此外，本发明提供的制作方法与传统沟槽栅电荷存储型IGBT制作方法兼容。

主权项

1.一种沟槽栅电荷存储型IGBT，其四分之一元胞结构包括：自下而上依次层叠设置的集电极金属(14)、第一导电类型半导体集电区(13)、第二导电类型半导体漂移区(9)和发射极金属(1)；所述第二导电类型半导体漂移区(9)顶层分别具有第二导电类型半导体电荷存储层(6)、第一导电类型半导体基区(5)、第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)；所述第一导电类型半导体基区(5)位于第二导电类型半导体电荷存储层(6)的顶层；第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)相互独立且并列位于第一导电类型半导体基区(5)的顶层，其特征在于：所述第一导电类型半导体漂移区(9)的顶层还具有沟槽栅结构和屏蔽沟槽结构；所述沟槽栅结构包括侧墙栅电极(71)及其周侧的栅介质层(72)，所述侧墙栅电极(71)向下穿过第二导电类型半导体发射区(3)和第一导电类型半导体基区(5)进入第二导电类型半导体电荷存储层(6)中，即侧墙栅电极(71)沿器件垂直方向延伸的深度小于第二导电类型半导体电荷存储层(6)的结深，侧墙栅电极(71)与第二导电类型半导体发射区(3)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)之间通过栅介质层(72)相连，所述沟槽栅结构沿第二导电类型半导体电荷存储层(6)顶层延伸的宽度大于第一导电类型半导体发射区(4)和第二导电类型半导体发射区(3)二者在第一导电类型半导体基区(5)顶层延伸的宽度，侧墙栅电极(71)的表面具有隔离介质层(2)；所述屏蔽沟槽结构包括屏蔽电极(81)及其周侧的屏蔽电极介质层(82)，所述屏蔽沟槽结构与所述沟槽栅结构沿器件顶层延伸的方向不一致，所述屏蔽电极(81)向下穿过第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)和第二导电类型半导体电荷存储层(6)进入第二导电类型半导体漂移区(9)中，即屏蔽电极(81)沿器件垂直方向延伸的深度大于第二导电类型半导体电荷存储层(6)的结深，屏蔽电极(81)与第二导电类型半导体发射区(3)、第一导电类型半导体发射区(4)、第一导电类型半导体基区(5)、第二导电类型半导体电荷存储层(6)和第二导电类型半导体漂移区(9)之间通过屏蔽电极介质层(82)相连，屏蔽电极(81)与侧墙栅电极(71)通过栅介质层(72)或者屏蔽电极介质层(82)相连；隔离介质层(2)、屏蔽沟槽结构、第二导电类型半导体发射区(3)和第一导电类型半导体发射区(4)的上表面与发射极金属(1)相连，屏蔽电极(81)与发射极金属(1)等电位。/n