[发明专利]形成发光器件的P型层的方法有效
| 申请号： | 201780044861.1 | 申请日： | 2017-05-11 |
| 公开（公告）号： | CN109690783B | 公开（公告）日： | 2022-04-26 |
| 发明（设计）人： | I.维尔德森;E.C.尼尔森;P.德布 | 申请（专利权）人： | 亮锐控股有限公司 |
| 主分类号： | H01L29/02 | 分类号： | H01L29/02;H01L21/324;H01L21/306;H01L21/02 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 李舒;陈岚 |
| 地址： | 荷兰*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在根据本发明的实施例的方法中，生长了一种半导体结构，该半导体结构包括被设置在p型区和n型区之间的III族氮化物发光层。p型区被掩埋在半导体结构内。在半导体结构中形成沟槽。该沟槽暴露p型区。在形成沟槽之后，半导体结构被退火。 | ||
| 搜索关键词： | 形成 发光 器件 方法 | ||
【主权项】：
1.一种方法，包括：生长半导体结构，所述半导体结构包括被设置在p型区和n型区之间的III族氮化物发光层，所述p型区被掩埋在所述半导体结构内；在所述半导体结构中形成暴露所述p型区的沟槽，形成所述沟槽包括：在所述半导体结构中干法刻蚀所述沟槽；并且在所述干法刻蚀之后，湿法刻蚀所述沟槽；并且在形成所述沟槽之后，对所述半导体结构进行退火。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于亮锐控股有限公司，未经亮锐控股有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780044861.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 双栅极导体晶体管及相关方法-201980037906.1
- T·K·卡斯特罗;M·A·祖尼加;B·法特米扎德赫;A·布兰德;J·夏;R·辛格;M·徐;C-N·倪 - 马克西姆综合产品公司
- 2019-06-04 - 2023-01-10 - H01L29/02
- 一种横向双扩散金属氧化物半导体(LDMOS)晶体管包括硅半导体结构和垂直栅极。该垂直栅极包括：(a)第一栅极导体和第二栅极导体，各自在厚度方向上从该硅半导体结构的第一外表面延伸到该硅半导体结构中，(b)第一隔离电介质层，该第一隔离电介质层在该垂直栅极内将该第一栅极导体与该第二栅极导体隔离，以及(c)栅极电介质层，该栅极电介质层将该第一栅极导体和该第二栅极导体中的每一个与该硅半导体结构隔离。
- 形成发光器件的P型层的方法-201780044861.1
- I.维尔德森;E.C.尼尔森;P.德布 - 亮锐控股有限公司
- 2017-05-11 - 2022-04-26 - H01L29/02
- 在根据本发明的实施例的方法中，生长了一种半导体结构，该半导体结构包括被设置在p型区和n型区之间的III族氮化物发光层。p型区被掩埋在半导体结构内。在半导体结构中形成沟槽。该沟槽暴露p型区。在形成沟槽之后，半导体结构被退火。
- 高正向浪涌电流能力的SiC二极管-202121505909.4
- 张振中;郝建勇 - 杭州中瑞宏芯半导体有限公司
- 2021-07-02 - 2021-11-23 - H01L29/02
- 本实用新型公开了一种高正向浪涌电流能力的SiC二极管,包括SiC层(1)，SiC层(1)上设有若干第一沟槽(2)，第一沟槽(2)的中部上端设有第二沟槽(3)，第二沟槽(3)的两侧和第一沟槽(2)之间留有间隙，第二沟槽(3)内填充有浅P+grid层，第一沟槽(2)和第二沟槽(3)之间填充有深P‑grid层，SiC层(1)的外部设有离子注入层(4)。本实用新型能够进一步提高SiC二极管的正向浪涌电流能力。
- 一种基于富缺陷氧族化合物的肖特基结及其制备方法-202010751738.7
- 雷永鹏;王裕超;宋成叶 - 中南大学
- 2020-07-30 - 2021-07-06 - H01L29/02
- 一种基于富缺陷氧族化合物的肖特基结及其制备方法，所述肖特基结为富缺陷氧族化合物、过渡金属单质和/或合金以及氮掺杂的碳构成的球状复合材料颗粒，富缺陷氧族化合物、过渡金属单质、过渡金属合金以及氮掺杂的碳在颗粒中均匀分布。所述方法为：（1）将富缺陷氧族化合物和锌源加入有机溶液中，搅拌，得溶液A；（2）将2‑甲基咪唑有机溶液加入溶液A中，搅拌，过滤，洗涤；（3）分散于有机溶剂，再将过渡金属源有机溶液加入，搅拌，离心，干燥；（4）保护性气氛中，热处理，即成。本发明肖特基结氢析出过电势低、Tafel斜率低、电流密度高、电荷传输阻力低、稳定性好、水电解氢转化率高。本发明工艺简单、成本低、适宜于工业化生产。
- 隧道结、其制备方法和应用-201910135365.8
- 葛欢;宋小会 - 中国科学院物理研究所
- 2019-02-22 - 2020-09-01 - H01L29/02
- 本发明提供了一种一种隧道结，所述隧道结包括：衬底，和衬底上从下到上依次设置的：第一正常金属层，绝缘层和第二正常金属层，其中，所述绝缘层具有内凹的台阶结构，所述台阶上下薄膜断开。还提供了该隧道结的制备方法和应用。本发明为制备真空隧道结提供一种新的微加工工艺途径。这涉及制备器件的微加工技术：此种方法制备的隧道结器件包括紫外光刻，湿法刻蚀与镀膜工艺如磁控溅射或者电子束蒸发。本发明中的紫外曝光技术和湿法刻蚀技术的配合可得到多个真空隧道结，且制备成功率很高。
- 具有钝化层的半导体器件及用于制作其的方法-201510099304.2
- C.黑希特;A.卡巴科夫;J.P.康拉特;R.鲁普 - 英飞凌科技股份有限公司
- 2015-03-06 - 2019-10-22 - H01L29/02
- 本发明涉及具有钝化层的半导体器件及用于制作其的方法。一种半导体器件包括具有第一表面的半导体本体、在第一表面上的接触电极、和在第一表面上与接触电极相邻并且与接触电极部分重叠的钝化层。该钝化层包括具有第一层和第二层的层堆叠，该第一层包括在第一表面上的氧化物，该第二层包括在第一层上的氮化物。
- 半导体器件和制造方法-201510469712.2
- U.格拉泽;P.伊尔西格勒;H-J.舒尔策 - 英飞凌科技股份有限公司
- 2015-08-04 - 2018-10-02 - H01L29/02
- 本发明涉及半导体器件和制造方法。半导体器件包括从第一表面延伸到半导体主体中的沟槽。三元碳化物和三元氮化物的至少一个在沟槽中。
- 一种电子束准直装置及电子束准直系统-201610242353.1
- 尤文龙;王雪峰 - 苏州大学
- 2016-04-19 - 2018-09-11 - H01L29/02
- 本发明提供的一种电子束准直装置及电子束准直系统，其中，一种电子束准直装置，包括准直模块，该准直模块包括叠在一起的三层外尔半金属薄膜，三层外尔半金属薄膜中位于两侧的两层外尔半金属薄膜为相同的薄膜，且位于中间的外尔半金属薄膜与位于两侧的外尔半金属薄膜的外尔节点能量不同，以由垂直外尔半金属薄膜射入准直模块且能量在预设能量范围内的电子中获取横向动量在预设动量范围内的电子并射出。由此，由垂直外尔半金属薄膜射入的电子中获取到横向动量在预设动量范围内的电子，进而将其射出，其中，预设动量范围为0或者接近于0的范围，因此，射出电子不会在横向动量的影响下偏移原来的轨道运动，准直效果较佳。
- 用于高电子迁移率晶体管的衬底-201510315434.5
- 闫发旺;张峰;王文宇 - 上海新傲科技股份有限公司
- 2015-06-10 - 2018-08-24 - H01L29/02
- 本发明提供了一种用于高电子迁移率晶体管的衬底，包括支撑衬底、支撑衬底表面的高阻层、高阻层表面的沟道层、以及沟道层表面的势垒层，所述高阻层、沟道层以及势垒层的材料均为氮化物，所述沟道层的材料为掺杂元素浓度为1×1015cm‑3～9×1019cm‑3的GaN材料，所述掺杂元素选自于As和P中的一种，以及两者的混合物。本发明的优点在于，外延生长氮化物沟道层过程中掺入等电子元素砷或磷，以改善材料的微观电子结构，降低缺陷密度，改善晶格完整性，提高晶体质量，从而提高材料的电子特性如电子迁移率、降低方块面电阻等。
- 电致发光器件及其制造方法、显示基板和显示装置-201410499304.7
- 井口真介;廖金龙;高雪 - 京东方科技集团股份有限公司
- 2014-09-25 - 2017-12-08 - H01L29/02
- 本发明公开了一种电致发光器件及其制造方法、显示基板和显示装置，该电致发光器件包括基板和形成于基板的上方的像素界定层，像素界定层上形成有像素开口矩阵，该像素开口矩阵包括多个像素开口，像素开口内形成有电致发光层，处于同一列的全部电致发光层中至少存在一个电致发光层与其他电致发光层的厚度不相等。本发明通过将电致发光器件内的处于同一列的全部电致发光层中设置至少一个电致发光层与其他电致发光层的厚度不相等，从而使得对应列中的电致发光层在发光时所产生的亮度不均匀，进而使得电致发光器件上的条纹mura被淡化，提升了该电致发光器件的品质。
- 具有应力增强的可调触发电压的可控硅整流器-201280026479.5
- R.卡米洛-卡斯蒂洛;E.M.达尔斯特罗姆;R.J.高蒂尔;E.G.格布雷塞拉西;R.A.费尔普斯;石云;A.斯特里克 - 国际商业机器公司
- 2012-06-01 - 2017-09-19 - H01L29/02
- 可控硅整流器的装置结构、制造方法、操作方法和设计结构。该方法包括以足以调制可控硅整流器（SCR）的触发电流的水平施加机械应力到SCR的一个区域。该装置和设计结构包括SCR（62），SCR（62）具有阳极（63）、阴极（65）、第一区域（14）和导电类型与第一区域相反的第二区域（16）。SCR的第一和第二区域设置在SCR的阳极和阴极之间的载流通道中。层（26）相对于第一区域设置在半导体衬底（30）的顶表面上，并且构造成使在SCR的第一区域中引起的机械应力处于足以调制SCR的触发电流的水平。
- 一种含阴极辅助的快恢复二极管材料片结构-201620430747.5
- 王国峰 - 上海芯石微电子有限公司
- 2016-05-13 - 2017-02-15 - H01L29/02
- 本实用新型的主要目的为提供一种含阴极辅助的快恢复二极管材料片结构，在N型单晶硅片的N面上间隔地排列制造出高浓度的N+结，具有自调制效应，形成良好的软恢复特性；此材料片通过硅氧化方式将N面粘附一片单晶片，在加工过程中不易碎片；此结构的制造成本低于外延片的成本。使用本实用新型的含阴极辅助的快恢复二极管材料片，与传统的外延片加工相比，具有良好的快速、软恢复特性，成本更低。
- 一种含阴极辅助的快恢复二极管材料片结构及其制造方法-201610314304.4
- 王国峰 - 上海芯石微电子有限公司
- 2016-05-13 - 2016-07-13 - H01L29/02
- 本发明的主要目的为提供一种含阴极辅助的快恢复二极管材料片结构，在N型单晶硅片的N面上间隔地排列制造出高浓度的N+结，具有自调制效应，形成良好的软恢复特性；此材料片通过硅氧化方式将N面粘附一片单晶片，在加工过程中不易碎片；此结构的制造成本低于外延片的成本。使用本发明的含阴极辅助的快恢复二极管材料片，与传统的外延片加工相比，具有良好的快速、软恢复特性，成本更低。
- 衬底结构及其制造方法-201410287674.4
- 陈建桦;李德章;谢盛祺 - 日月光半导体制造股份有限公司
- 2014-06-24 - 2016-01-13 - H01L29/02
- 本发明涉及一种衬底结构，其包括：绝缘衬底，所述绝缘衬底具有第一表面及与所述第一表面相对的第二表面。所述绝缘衬底包括从所述第一表面形成到所述绝缘衬底中的第一沟槽，所述第一沟槽由第一侧壁及第一底部形成。所述衬底结构包括第一导电材料，至少部分所述第一导电材料位于所述第一沟槽中，其中所述第一导电材料具有第一表面，所述第一表面未接触所述第一底部及所述第一侧壁。
- 集成电路以及用于生产集成电路的系统和方法-201380057171.1
- D·E·尼科诺夫;R·L·赞克曼;R·金;J·潘 - 英特尔公司
- 2013-11-21 - 2015-07-01 - H01L29/02
- 本发明描述了包括半导体有机材料的三维集成电路。在一些实施例中，三维集成电路包括一个或多个电子部件，一个或多个电子部件包括由一种或多种半导体有机材料形成的半导体区。三维集成电路的电子部件还可以包括由有机绝缘材料形成的绝缘区和由导电材料形成的导电区。三维集成电路可以由诸如三维印刷的加法制造工艺形成。本发明还描述了用于生产和测试三维集成电路的装置和方法。
- 具有合金化电极的电阻切换器件及其形成方法-201280044126.8
- W·T·李;C·格帕兰;Y·马;J·希尔兹;P·布兰卡德;J·R·詹姆森;F·S·寇山;J·王;M·凯拉姆 - 爱德斯托科技有限公司;爱德斯托科技有限公司法国
- 2012-07-13 - 2014-07-02 - H01L29/02
- 本发明涉及一种电阻切换器件（1），其包括下电极(115)、设置在下电极(115)上的切换层(130)和设置在切换层(130)上的上电极(150)。上电极(150)包含存储金属与合金化元素的合金。上电极(150)提供了存储金属的源。存储金属配置成改变切换层(130)的状态。
- 具有易弯曲基板的电子装置-201180032811.4
- M·蒂施勒;P·希克;I·阿什道恩;C·W·辛;P·容维尔特 - 柯立芝照明有限公司
- 2011-06-29 - 2013-03-06 - H01L29/02
- 根据特定实施例，利用压力激活的粘合剂将半导体芯片直接粘合至易弯曲基板，尽管半导体芯片的表面具有任意非平面性或半导体芯片触点非共面。
- 电子设备和系统及其生产和使用方法-201080061745.9
- 斯科特·E·汤普森;达莫代尔·R·图马拉帕利 - 苏沃塔公司
- 2010-11-08 - 2013-01-16 - H01L29/02
- 提供了一系列新型结构和方法，以降低多种电子设备和系统中的功耗。这些结构和方法中的一些可主要通过重复使用现有的体效应CMOS工艺流程和制造技术来实施，以避免半导体产业和更广泛的电子产业高成本且高风险地切换到替代的技术。如上所述，一些结构和方法涉及深度耗尽通道(DDC)设计，以使基于CMOS的设备具有比传统体效应CMOS更小的σVT，并且能够更精确地设定在通道区域中具有掺杂剂的FET的阈值电压VT。该DDC设计也可具有比传统体效应CMOS晶体管更强的体效应，这使得能够显著地动态控制DDC晶体管中的功耗。
- 陶瓷衬底的氮化镓基芯片-201020574260.7
- 金木子;彭刚 - 金木子
- 2010-10-17 - 2011-11-30 - H01L29/02
- 本实用新型的陶瓷衬底的正装结构的氮化镓基芯片包括陶瓷衬底、缓冲层和氮化镓基外延层。陶瓷衬底包括，氮化铝陶瓷衬底、氧化铝陶瓷衬底、碳化硅陶瓷衬底、氮化硼陶瓷衬底、氧化锆陶瓷衬底、氧化镁陶瓷衬底。缓冲层的结构包括，低温氮化铝层、成分分层结构、高温氮化铝层、中间媒介层、它们的组合。成分分层结构包括，氮化镓-铝镓氮-氮化铝(AlxGa1-xN)，其中0≤X≤1。中间媒介层有单层或多层结构，中间媒介层包括，金属元素铝、钛、钒、铬、钪、锆、铪、钨、铊、镉、铟、金、上述金属元素的组合、上述金属元素的合金、上述金属的氮化物。本实用新型的基于陶瓷衬底的垂直结构的氮化镓基芯片包括导电支持衬底和氮化镓基外延层。
- 半导体装置及其制造方法-201010565430.X
- 楢崎敦司 - 三菱电机株式会社
- 2010-11-30 - 2011-09-28 - H01L29/02
- 本发明涉及半导体装置及其制造方法。其目的在于提供一种能够一边维持高耐压，一边实现终端区域的缩小的半导体装置及其制造方法。本发明的半导体装置具备：单元活性区域，其包含在作为第1导电型的半导体衬底的高浓度N型衬底（1）上扩散的作为第2导电型的活性层的P基极层（3）；以及作为第2导电型的环状的第1阱区域的P阱层（4），与P基极层（3）邻接，以包围单元活性区域的方式在高浓度N型衬底（1）上扩散，是保护环结构的主结部，在P阱层（4）表面的除了两端的区域中，沿着该P阱层4的环状，形成有作为其侧面是向上扩展的锥形状的环状的凹部的沟槽区域（5）。
- 半导体基板及其相关制造方法-201010242504.6
- 宋健民 - 宋健民
- 2010-07-29 - 2011-03-23 - H01L29/02
- 本发明涉及半导体基板及其相关制造方法。本发明提供具有良好性能及散热能力的半导体基板、装置及其制造方法，举例而言，在一方面中，一半导体装置包含一母层及多个沉积该母层上的单晶半导体区块，所述多个半导体区块被相互定位，且大致上所有的多个钻石区块的一个裸露的表面沿着共同的平面排列，以形成一个基板表面。在一方面中，有一沉积于基板表面的半导体层；在另一方面中，该半导体层为一具有掺杂的钻石层；又在一方面中，所述半导体区块具有掺杂；又在另一方面中，各个半导体区块裸露的表面具有相同的结晶方向。
- 纳米级ULSI-Cu布线HfSiN扩散阻挡层薄膜及制备工艺-201010285661.5
- 陈秀华;张伟强;项金钟;张在玉;王莉红 - 云南大学
- 2010-09-18 - 2011-02-09 - H01L29/02
- 本发明公开了一种纳米级超大规模集成电路（ULSI）Cu布线HfSiN扩散阻挡层材料及其制备工艺。本发明的材料是在Si基底上有一层由Hf靶或Si靶或HfSi合金靶溅射沉积的非晶态HfSiN薄膜，且非晶态HfSiN薄膜总厚度≤45nm，其工艺是利用射频磁控溅射工艺在高真空下，N2与Ar混合后，经射频磁控溅射沉积得到HfSiN/Cu/HfSiN/SiO2/Si多层膜。本发明所制备的HfSiN扩散阻挡层材料可有效的阻挡Cu的扩散，并且适用于亚45nm级集成电路Cu布线互连工艺的发展趋势。
- 多层硫属化物装置-200780029530.7
- R·桑多瓦二;S·A·科斯泰列夫;W·楚巴蒂;T·劳里 - 奥翁尼克斯公司
- 2007-06-07 - 2009-08-12 - H01L29/02
- 本发明涉及多层硫属化物电子装置。所述装置包括与两个端子电连通的有源区，其中有源区包括两层或多层。在一个实施方案中，孔区包括两种或多种不同化学组成的硫属化物材料。在另一个实施方案中，孔区包括一种或多种硫属化物材料和Sb层。所述装置提供最低调节需要、快置位速度、高复位电阻和低置位电阻的多个优点。
- 用于功率器件的具有界面电荷岛SOI耐压结构-200910058189.9
- 张波;胡盛东;李肇基 - 电子科技大学
- 2009-01-19 - 2009-07-08 - H01L29/02
- 本发明公开了一种用于功率器件的具有界面电荷岛SOI耐压结构，包括半导体衬底层，介质埋层和半导体有源层，在所述介质埋层和半导体有源层的交界面的全部范围或部分范围内设置有伸入至所述半导体有源层内的多个高浓度n+区，多个高浓度n+区间断设置，所述高浓度n+区为半导体材质，高浓度n+区的浓度范围大于1×1016cm-3。采用本结构，可以大大提高介质埋层电场，从而有效提高耐压，并且工艺实现简单，与常规CMOS/SOI工艺完全兼容；另外，由于没有采用类似介质槽结构的过多绝缘材料，也就没有附加自热效应产生；同时，将本结构应用于功率器件中，其耐压由于介质埋层电场的显著增强而较常规结构SOI器件大大提高。
- 形成电淀积接触的结构及方法-200780007826.9
- C·小卡布拉尔;H·德利吉安尼;R·F·克纳尔;S·G·马尔霍特拉;S·罗斯纳格尔;邵晓燕;A·托波尔;P·M·韦雷肯 - 国际商业机器公司
- 2007-03-26 - 2009-03-25 - H01L29/02
- 一种接触冶金结构，包括在衬底上的具有腔的构图的介质层；位于所述腔的底部处的例如钴和/或镍的硅化物或锗化物层；包括Ti或Ti/TiN的接触层，位于所述介质层的顶部上和所述腔内并接触所述底部上的所述硅化物或锗化物层；位于所述接触层的顶部上和所述腔内的扩散阻挡层；位于所述阻挡层的顶部上的用于镀敷的可选的籽晶层；使用制造方法在过孔内提供金属填充层。使用选自铜、铑、钌、铱、钼、金、银、镍、钴、银、金、镉和锌及其合金中的至少一种电淀积所述金属填充层。当所述金属填充层是铑、钌、或铱时，在所述填充金属与所述介质之间不需要有效的扩散阻挡层。当所述阻挡层为可镀敷的时，例如钌、铑、铂、或铱，不需要所述籽晶层。
- 控制应变半导体层中位错行为的结构和方法-200710086002.7
- S·W·比德尔;D·K·萨达那;A·雷茨尼采克;J·P·德索萨;K·W·施瓦茨 - 国际商业机器公司
- 2007-03-07 - 2007-09-19 - H01L29/02
- 描述了一种用于控制应变半导体层中位错行为的结构和方法，引入缓变合金区域以提供应变梯度，从而改变位错在接近MOSFET的源极和漏极的半导体层中向上传播或滑移的斜率或曲率。应变半导体层的上表面可以是粗糙的和/或包含构图的介质层或硅化物，从而在选定的表面区域内捕获位错的上端。本发明解决了位错段同时经过MOSFET的源极和漏极时产生泄漏电流或两者间短路的问题。
- 双轴压缩应变下的<110>硅中的电子和空穴迁移率的增强-200480039512.3
- 陈永聪;玛斯莫·V.·菲斯切特;约翰·M.·赫根罗瑟;杨美基;拉杰施·仁加拉简;亚历山大·里兹尼克;保罗·所罗门;宋均镛;杨敏 - 国际商业机器公司
- 2004-12-15 - 2007-07-18 - H01L29/02
- 本发明提供了一种具有增强的电子和空穴迁移率的半导体材料，该材料包括在双轴压缩应变下的具有<110>晶体取向的含硅层。术语"双轴压缩应变"在此处用来描述由纵向压缩应力和横向应力产生的净应力，此横向应力在半导体材料制造过程中引入含硅层上。本发明的其它方面涉及形成本发明的半导体材料的方法。本发明的方法包括提供含硅<110>层；和在所述含硅<110>层中产生双轴应变。
- 具有集成金属组件以改善热性能的半导体封装-200580017609.9
- A·L·夸勒;W·D·博伊德;C·哈加;L·S·斯旺森 - 德克萨斯仪器股份有限公司
- 2005-06-20 - 2007-05-09 - H01L29/02
- 一种半导体器件，其包括一个安装在引线框架(103)上的芯片(101)，所述芯片处于一个热扩散器(110)中心部分(100a)的下方。所述热扩散器(110)具有定位件(110b)，所述定位件从中心部分(100a)向外和向下延伸到引线框架(103)的沟槽(106)中。封装材料(120)填充了芯片(101)与热扩散器(110)之间的空隙。带箍(105)抵抗浇注的封装材料的压力将定位件(110b)的尖端(111)固定到沟槽(106)中。
- 化合物半导体装置用基板和使用该基板的化合物半导体装置-200610142163.9
- 小宫山纯;阿部芳久;铃木俊一;中西秀夫 - 东芝陶瓷株式会社
- 2006-09-28 - 2007-04-04 - H01L29/02
- 本发明提供破坏电压高且能量损耗少、适合在高电子迁移率晶体管等中使用的化合物半导体装置用基板以及使用该基板的化合物半导体装置。该化合物半导体装置用基板是在晶面方位{111}、载流子浓度1016－1021/cm3、n型的Si单晶基板2上依次层合载流子浓度为1016－1021/cm3、n型的3C－SiC单晶缓冲层3；六方晶GaxAl1－xN单晶缓冲层(0≤x＜1)4；载流子浓度为1011－1016/cm3、n型的六方晶GayAl1－yN单晶层(0.2≤y≤1)5；载流子浓度为1011－1016/cm3、n型的六方晶GazAl1－zN单晶载流子供给层(0≤z≤0.8且0.2≤y－z≤1)6，并在上述基板2的背面形成背面电极7、在上述载流子供给层6的表面形成表面电极8。
- 半导体晶片以及半导体器件的制造方法-200610108936.1
- 永野元;齐藤芳彦 - 株式会社东芝
- 2006-07-28 - 2007-01-31 - H01L29/02
- 在Si基板(11)上形成渐变SiGe Buffer层(12)和SiGe Buffer层(13)，并且在其上面形成小于等于临界膜厚的应变Si层(14)，由此来降低对应变Si层(14)与SiGe Buffer层(13)的界面所施加的应力，实现结晶缺陷密度低的应变Si层(14)，并且通过利用比Si的晶格常数大的SiGe Cap层(21)覆盖应变Si层(14)表面，防止了应变Si层(14)在后段工序中因牺牲氧化而消失，从而实现了能够在其上面形成栅极氧化膜的高品质的应变Si晶片。
- 专利分类
