[发明专利]电路元件、存储装置、电子设备、将信息写入到电路元件中的方法以及从电路元件读取信息的方法在审
| 申请号： | 201780035470.3 | 申请日： | 2017-04-24 |
| 公开（公告）号： | CN109314082A | 公开（公告）日： | 2019-02-05 |
| 发明（设计）人： | 五十岚实;野野口诚二;曽根威之;清宏彰;大场和博;奥野润 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L27/105;H01L45/00;H01L49/00 |
| 代理公司： | 北京正理专利代理有限公司 11257 | 代理人： | 张雪梅 |
| 地址： | 日本国东*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种电路元件、存储装置、电子设备、将信息写入到电路元件中的方法以及从电路元件读取信息的方法。所述电路元件包括：成对惰性电极；以及开关层，所述开关层设置在所述成对惰性电极之间，配置为作为单个层充当选择元件和存储元件，并且在电流‑电压特性中具有微分负阻区域。 | ||
| 搜索关键词： | 电路元件 存储装置 电子设备 读取信息 惰性电极 信息写入 开关层 成对 存储元件 电压特性 选择元件 单个层 负阻 配置 | ||
【主权项】：
1.一种电路元件，所述电路元件包括：成对惰性电极；以及开关层，所述开关层设置在所述成对惰性电极之间，配置为作为单个层充当选择元件和存储元件，并且在电流‑电压特性中具有微分负阻区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780035470.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体集成电路装置
- 下一篇：具有集成薄膜晶体管电路的半导体器件
- 同类专利
- 磁存储器、磁存储器记录方法以及磁存储器读取方法-201880015594.X
- 大森广之;细见政功;肥后丰;内田裕行;长谷直基;佐藤阳 - 索尼半导体解决方案公司
- 2018-01-05 - 2019-10-25 - H01L21/8239
- 提供了一种磁存储器，该磁存储器可以在一个存储单元(10)中记录多值信息的同时抑制制造成本的增加，该存储器包括：第一和第二隧道结元件(100a、100b)，该第一和第二隧道结元件(100a、100b)分别具有叠层结构，该叠层结构包括具有固定磁化方向的参考层(202)、具有可逆磁化方向的记录层(206)、以及被夹在参考层与记录层之间的绝缘层(204)；第一选择晶体管(300)，该第一选择晶体管(300)电连接至第一和第二隧道结元件的第一端；第一配线(400a)，该第一配线(400a)电连接至第一隧道结元件的第二端；以及第二配线(400b)，该第二配线(400b)电连接至第二隧道结元件的第二端。
- 磁存储器和磁存储器记录方法-201880015595.4
- 大森广之;细见政功;肥后丰;内田裕行;长谷直基;佐藤阳 - 索尼半导体解决方案公司
- 2018-01-22 - 2019-10-25 - H01L21/8239
- [问题]为了提供一种磁存储器，其中反转误差的发生可以被抑制并且可以实现稳定记录。[方案]一种磁存储器包括：自旋轨道层，其中自旋极化电子由电流产生；磁存储元件，提供在自旋轨道层上并且具有由绝缘层和磁性层组成的叠层结构，在该磁性层中磁化方向根据要记录的信息改变；以及电压施加层，经由绝缘层向磁性层施加电压。电压施加层在电流在自旋轨道层中流动的同时向磁性层施加电压，从而改变磁性层的磁各向异性或磁阻尼常数。
- 磁存储元件、磁存储装置、电子装置以及制造磁存储元件的方法-201780087141.3
- 内田裕行;细见政功;大森广之;別所和宏;肥后丰;佐藤阳;长谷直基 - 索尼半导体解决方案公司
- 2017-12-08 - 2019-10-15 - H01L21/8239
- 本文旨在提供一种磁存储元件、一种磁存储装置和一种存储多值信息的结构较为简单的电子装置。一种磁存储元件，具有：多个隧道结元件，各自包括具有固定磁化方向的参考层、能够反转磁化方向的存储层，和插入所述参考层和所述存储层之间的绝缘体层，所述多个隧道结元件彼此电并联，其中所述多个隧道结元件具有彼此相同的膜结构，所述膜结构的各层通过使用相同的材料形成，以具有相同的厚度，且通过沿层压方向切割所述多个隧道结元件获得的每个横截面形状是多边形的形状，其包括相互平行的上侧和下侧，所述多个隧道结元件中每一个的所述下侧与所述上侧的比值不同。
- 半导体装置及制造半导体装置的方法-201880009362.3
- 横山孝司;梅林拓;藤井宣年 - 索尼半导体解决方案公司
- 2018-01-11 - 2019-09-13 - H01L21/8239
- 按照本公开的一个实施例的半导体装置包括：设置有有源元件的第一基板；和与第一基板层叠并且电气耦接到第一基板的第二基板，其中第二基板在第一表面上设置有构成逻辑电路的第一晶体管，在与第一表面相反的第二表面上设置有非易失性存储器元件。
- 半导体存储装置及其制造方法-201610643291.5
- 前川贵史;中木宽 - 东芝存储器株式会社
- 2016-08-08 - 2019-08-16 - H01L21/8239
- 本发明涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置包含衬底、第1绝缘膜、积层体及第1柱。所述衬底的上层部分的至少一部分为导电性。所述第1绝缘膜设置在所述衬底上的一部分。所述积层体是将导电膜及绝缘膜在第1方向上交替地积层。所述导电膜与所述绝缘膜设置在所述衬底上及所述第1绝缘膜上。所述第1柱在所述第1方向上贯通所述积层体。所述第1柱包含第1下端部及第1延伸部。所述第1下端部配置在所述第1绝缘膜内。所述第1延伸部配置在所述积层体内。
- 一种半导体器件及其制备方法、电子装置-201510661906.2
- 陈卓凡;张翼英;张海洋 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2015-10-14 - 2019-07-26 - H01L21/8239
- 本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成依次层叠的第一叠层结构和第二叠层结构，其中，所述第一叠层结构和第二叠层结构均包括绝缘层和位于绝缘层上的虚拟栅极层；步骤S2：图案化所述第二叠层结构，以去除所述第二叠层结构的一端，露出所述第一叠层结构；步骤S3：沉积牺牲材料层至所述第二叠层结构；步骤S4：在所述第二叠层结构上形成至少一包括绝缘层和虚拟栅极层的叠层结构；步骤S5：在所述叠层结构上形成掩膜层并图案化，以得到台阶形图案，并循环执行所述图案化和所述蚀刻步骤，以露出所述牺牲材料层；步骤S6：去除所述牺牲材料层，形成完整的台阶形结构。
- 以金属氧化物作为基底的存储器元件及其制造方法-201510351475.X
- 林昱佑;李峰旻 - 旺宏电子股份有限公司
- 2015-06-24 - 2019-05-31 - H01L21/8239
- 本发明公开了一种以金属氧化物作为基底的存储器元件及其制造方法，尤其是具有以偏压等离子体氧化工艺所制造的金属氧化物为基底的记忆储存材料的存储器元件，此偏压等离子体氧化工艺可改良存储器单元与顶部电极之间的接口，使操作时具有更均匀的电场，可提升元件的可靠度。
- 开关装置、存储设备和存储器系统-201780058101.6
- 清宏彰;大场和博;曾根威之;野野口诚二;五十岚实 - 索尼半导体解决方案公司
- 2017-09-12 - 2019-05-03 - H01L21/8239
- 根据本公开的一个实施例的开关元件设置有第一电极、被排列为面向第一电极的第二电极以及布置在第一电极和第二电极之间的开关层。开关层包括选自碲(Te)、硒(Se)和硫(S)中的至少一种硫族元素以及选自磷(P)和砷(As)中的至少一种第一元素，同时另外地包括选自硼(B)和碳(C)中的至少一种第二元素和/或选自铝(Al)、镓(Ga)和铟(In)中的至少一种第三元素。
- 深沟式半导体装置的制造方法以及深沟式半导体装置-201510297120.7
- 杨大弘;连楠梓;魏安祺;张升原;陈光钊 - 旺宏电子股份有限公司
- 2015-06-03 - 2019-04-23 - H01L21/8239
- 本发明涉及一种半导体装置的制造方法，包括：在一基板上形成交错的绝缘层以及导电层的起始堆叠、辨识用于起始堆叠的多个位线位置以及字线位置，其中包括一第一位线位置以及一第一字线位置、自起始堆叠形成第一位线位置中的位线的垂直排列，此位线的垂直排列具有相对的侧壁。此方法还包括通过形成一薄导电层于相对的侧壁的所选部分上，来形成一字线，相对的侧壁的所选部分位于第一字线位置中。在形成字线的步骤中还包括沉积邻近于各个薄导电层的导电材料，此沉积的导电材料直接与薄导电层接触。
- 磁阻元件和电子设备-201780050629.9
- 苅屋田英嗣 - 索尼公司
- 2017-07-19 - 2019-04-02 - H01L21/8239
- 磁阻元件10通过层叠下电极31、包括非磁性材料的第一接地层21A、具有垂直磁各向异性的存储层22、中间层23、磁化固定层24和上电极32而形成。存储层22包括磁性材料，该磁性材料在成分中至少包括3d过渡金属元素和硼元素。下电极31和第一接地层21A之间还包括第二接地层21B。第二接地层21B包括在成分中包括构成存储层的元素中的至少一种元素的材料。
- 电路元件、存储装置、电子设备、将信息写入到电路元件中的方法以及从电路元件读取信息的方法-201780035470.3
- 五十岚实;野野口诚二;曽根威之;清宏彰;大场和博;奥野润 - 索尼公司
- 2017-04-24 - 2019-02-05 - H01L21/8239
- 提供一种电路元件、存储装置、电子设备、将信息写入到电路元件中的方法以及从电路元件读取信息的方法。所述电路元件包括：成对惰性电极；以及开关层，所述开关层设置在所述成对惰性电极之间，配置为作为单个层充当选择元件和存储元件，并且在电流‑电压特性中具有微分负阻区域。
- 一种半导体器件的制造方法-201410032408.7
- 黄河;李海艇;克里夫·德劳利 - 中芯国际集成电路制造（上海）有限公司
- 2014-01-23 - 2018-11-16 - H01L21/8239
- 本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，将MRAM的制造工艺嵌入到标准CMOS工艺之中，可以降低工艺难度，并可以改善磁隧道结的性能进而提高整个半导体器件的性能。
- 半导体器件及其制造方法-201410217159.9
- 郑盛允;裵珍惠;权亨峻;朴钟撤;李源俊 - 三星电子株式会社
- 2014-05-22 - 2018-08-28 - H01L21/8239
- 一种制造半导体器件的方法可以包括在衬底上形成材料层；执行选择性氧化工艺，以在材料层的第一表面上形成覆盖氧化物层，其中材料层的第二表面没有被氧化；以及经由第二表面蚀刻材料层以形成材料图案。覆盖氧化物层的蚀刻速率小于材料层的蚀刻速率。一种半导体器件可以包括在衬底上的下电极；数据存储部件，在下电极的上表面上；上电极，在数据存储部件上；以及覆盖氧化物层，布置在上电极的上表面的至少一部分上。覆盖氧化物层可以包括通过上电极的上表面的氧化而形成的氧化物。
- 具有去耦合的电容器的非对称密集非易失性存储器-201480042080.5
- A·E·霍奇 - 美商新思科技有限公司
- 2014-07-15 - 2018-06-01 - H01L21/8239
- 一种非易失性存储器(“NVM”)位单元包括电容器、非对称地掺杂的晶体管和隧穿器件。电容器、晶体管和隧穿器件每个电耦合到不同的有源区和金属接触。这三个器件通过横跨三个有源区的浮置栅极耦合。隧穿器件形成在有源区中以实现用于引起隧穿的电压的更大的动态范围。FN隧穿器件用于擦除器件，以实现更快的页擦除并且从而实现功能的快速测试和验证。非对称晶体管结合电容器用于编程和读取浮置栅极的逻辑状态。电容器和浮置栅极电容性地耦合在一起，以消除执行读取和写入操作对于单独的选择器件的需要。
- 内存装置及其制造方法-201410313511.9
- 郑嘉文 - 旺宏电子股份有限公司
- 2014-07-02 - 2018-04-13 - H01L21/8239
- 本发明是关于一种内存装置及其制造方法，该内存装置包含基板、柱状通道层和电荷捕捉层，该柱状通道层设置于该基板上，且包含周边侧壁，该电荷捕捉层，围绕该周边侧壁。该制造方法包括提供工件，其中该工件包含具有侧壁的条状漏/源极材料区、设置于该条状漏/源极材料区上的通道材料区、和覆盖该条状漏/源极材料区的该侧壁的隔离介电材料区；以及借由移除该通道材料区的特定部分和该隔离介电材料区的特定部分，暴露该条状漏/源极材料区的该侧壁、且使该通道材料区的留存部分形成柱状通道层。利用本发明中的内存装置及其制造方法以改善短通道效应，使得内存装置的信道长度不受栅极临界尺寸的影响，增加其通道长度。
- 减少存储单元临界电压偏移的方法-201410238587.X
- 李沐霖;薛晴云;郭信利;廖修汉;蔡耀庭;洪文 - 华邦电子股份有限公司
- 2014-05-30 - 2018-04-03 - H01L21/8239
- 一种减少存储单元临界电压偏移的方法，包括在基板上的栅极结构表面形成氧化物衬层，再形成第一氮化硅层。在去除基板表面的第一氮化硅层后进行第一离子注入步骤。然后完全去除第一氮化硅层，再在基板上形成覆盖氧化物衬层与栅极结构的第二氮化硅层。之后，在基板上形成覆盖第二氮化硅层的第一氧化硅层，并进行回蚀刻以形成氧化硅间隔壁。然后进行第二离子注入步骤，再完全去除氧化硅间隔壁，并于基板上形成完整覆盖第二氮化硅层的第二氧化硅层。
- 用于形成交叉点存储器的置换材料工艺-201580016818.5
- 宗沅·李;詹保罗·斯帕迪尼;斯蒂芬·W·鲁塞尔;德辰·郭 - 美光科技公司
- 2015-03-25 - 2018-01-26 - H01L21/8239
- 本发明揭示形成包括相变材料及/或硫属化物材料的存储器单元的方法。在一个方面中，所述方法包含提供在第一方向上延伸的下部线堆叠，所述下部线堆叠包括在下部导电线上方的牺牲线。所述方法进一步包含通过选择性地移除所述牺牲线的牺牲材料并用硫属化物材料置换所述牺牲线而形成在所述第一方向上延伸的硫属化物线。
- 一种半浮栅器件的制造方法-201510128245.7
- 王全;庄翔;孙德明 - 上海集成电路研发中心有限公司;成都微光集电科技有限公司
- 2015-03-23 - 2017-11-07 - H01L21/8239
- 本发明公开了一种半浮栅器件的制造方法，通过对刻蚀过程中槽形沟道区域内靠近场氧化层侧壁处残留的硅进行斜角注入，形成沟道的阻止层，阻止电流沿着侧壁之间残留下的硅的方向流动，使得电流可沿着器件凹槽形沟道方向流动，从而减小了在源区和漏区之间发生漏电的现象，改善器件性能，减小工艺难度，使半浮栅器件可用于高速低功耗的应用。
- 一种可抑制三维水平交叉点式电阻转换存储器漏电流的集成结构-201610085161.4
- 林殷茵;赵彦卿 - 复旦大学
- 2016-02-14 - 2017-08-22 - H01L21/8239
- 本发明属于半导体非易失性存储器技术领域，涉及一种可抑制三维水平交叉点式电阻转换存储器漏电流的集成结构，其包括交替向上堆叠的第一电极层和第二电极层、置于第一电极层和第二电极层之间的存储单元层、制作在硅片上的选通管以及隔离单元；其中隔离单元置于相邻奇数层或偶数层的第一电极层之间的垂直通孔中；隔离单元和普通存储单元在结构上完全相同，但功能不同普通存储单元利存储数据；隔离单元抑制电路在操作过程中伴随产生的大量漏电流，该结构制造方法简单，成本低廉，几乎不需要增添额外的工艺步骤，能节省功耗，提高存储器的可靠性，为保留三维电阻转换存储器的高密度优势提供保障。
- 三维半导体器件制造方法-201410207317.2
- 霍宗亮 - 中国科学院微电子研究所
- 2014-05-16 - 2017-07-11 - H01L21/8239
- 本发明公开了一种三维半导体器件制造方法，包括步骤在存储单元区的衬底上形成第一材料层与第二材料层的堆叠结构；刻蚀所述堆叠结构形成多个孔槽；在所述多个孔槽中形成沟道层；对沟道层的至少一个表面进行退火处理，以降低表面粗糙度和界面态。依照本发明的三维半导体器件制造方法，引入伪沟道牺牲层对沟道表面和背表面进行界面处理抑制了界面态形成，和/或在处理过程中引入沟道表面和背表面缓冲层降低了沟道表面的粗糙度，提高了沟道迁移率，在提高沟道电流的同时提高了存储单元的可靠性。
- 三维半导体器件制造方法-201410174677.7
- 霍宗亮 - 中国科学院微电子研究所
- 2014-04-28 - 2017-06-13 - H01L21/8239
- 一种三维半导体器件制造方法，包括a)在衬底上形成器件单元，包括沿垂直衬底表面方向多个第一材料层和多个第二材料层构成的堆叠结构；b)在器件单元周围形成接触引出区域，包括多个子分区，每一个暴露各自不同的一个第二材料层；c)在衬底上形成光刻胶覆盖多个子分区，暴露一个第二材料层的一部分；d)以光刻胶为掩模同时刻蚀多个子分区中暴露的一个第二材料层的一部分，直至暴露一个第二材料层下方的另一个第二材料层；e)缩减光刻胶的尺寸，以暴露另一个第二材料层的一部分；f)重复步骤d和步骤e直至所有的第二材料层均暴露；g)形成接触引线，连接多个第二材料层的每一个。依照本发明的方法，对各个子分区进行选择性刻蚀，减少工艺步骤，有效提高面积利用率。
- 通过镶嵌工艺制造半导体器件的方法-201210209370.7
- 刘载善 - 海力士半导体有限公司
- 2012-06-25 - 2017-03-01 - H01L21/8239
- 一种制造半导体器件的方法，包括在底层结构之上形成通过多个沟槽彼此隔离的多个隔离图案；形成填充在所述沟槽中的多个导线，通过去除所述隔离图案的第一部分来形成接触孔，其中通过所述多个导线以及在去除隔离图案的第一部分之后留下的隔离图案的第二部分来限定接触孔；以及形成填充在所述接触孔中的插塞。
- 嵌入式存储元件的制造方法-201310365009.8
- 蔡耀庭;廖修汉;庄哲辅 - 华邦电子股份有限公司
- 2013-08-20 - 2015-03-18 - H01L21/8239
- 本发明公开一种嵌入式存储元件的制造方法，包括提供衬底。在衬底的单元区上形成多个第一栅极结构。在衬底的周边区上形成第二栅极结构。在周边区的衬底上形成介电层。在单元区形成多个虚拟自对准接触窗插塞，并在虚拟自对准接触窗周围形成多个开口。于衬底上形成停止层，停止层填入于开口中，其中在对应开口的上述停止层的表面上具有多个凹陷。于各个凹陷中分别形成硬掩模层。移除硬掩模层以及部分停止层。移除虚拟自对准接触窗插塞，以形成多个自对准接触窗开口。于自对准接触窗开口中形成多个自对准接触窗。本发明可以避免在相邻两个漏极区以及源极区之间最大距离处形成深孔隙，避免后续的金属填入孔隙之中，而造成位线与字线短路的问题。
- 具有埋入式栅极的半导体器件及其形成方法-201310035437.4
- 金宰永;金洗镇 - 爱思开海力士有限公司
- 2013-01-30 - 2013-07-31 - H01L21/8239
- 本发明公开具有埋入式栅极的半导体器件及其形成方法，该半导体器件包括：第一层间绝缘层，其位于半导体基板的第一区域和第二区域中；第二层间绝缘层，其位于第一区域和第二区域中的所述第一层间绝缘层上方；硬掩模，其设置在所述第二区域中的所述第一层间绝缘层和所述第二层间绝缘层之间且不延伸到所述第一区域；第一金属触点，其形成为贯穿所述第二区域中的第二层间绝缘层和硬掩模；以及第一存储节点触点，其形成为贯穿所述第一区域中的第一层间绝缘层。
- 制造半导体存储器件的方法-201210452516.0
- 李德仪;李承* - 爱思开海力士有限公司
- 2012-11-13 - 2013-06-26 - H01L21/8239
- 本发明公开了一种制造半导体存储器件的方法，所述方法包括以下步骤：在半导体衬底上形成多个栅极线；在栅极线上形成绝缘层；以及利用具有比2cP更低的粘度以及比3pH更低的酸度的不含表面活性剂的清洁溶液来执行清洁工艺，以从绝缘层的表面去除残留物。
- 制造一半导体结构的方法及一种垂直通道记忆结构-201010617611.2
- 黄育峰;韩宗廷 - 旺宏电子股份有限公司
- 2010-12-29 - 2012-07-11 - H01L21/8239
- 本发明是有关于一种制造一半导体结构的方法及一种垂直通道记忆结构。该方法包含准备一垂直通道记忆结构以填充一定义于其间的实体隔离沟渠，该实体隔离沟渠是定义于相邻的主动结构之间且在一第一方向上延伸，该主动结构也定义位于邻接该主动结构相对于该实体隔离沟渠的两侧的通道。该方法也包含施加多层介电层(例如氧化硅-氮化硅-氧化硅(ONO)层)、多晶硅垫层及/或氧化物薄膜以填充该实体隔离沟渠。本发明还提供了一种垂直通道记忆结构。因此藉由本发明可以提供相对简单及省钱的方式以填充一记忆阵列中的小空间，特别的是可以用来填充一介于垂直通道记忆阵列的主动结构之间的实体隔离沟渠，以避免记忆阵列中程序化干扰。
- 存储器的制造方法-201010621017.0
- 蒋汝平;廖修汉 - 华邦电子股份有限公司
- 2010-12-24 - 2012-07-04 - H01L21/8239
- 本发明公开了一种存储器的制造方法。该制造方法包括步骤：提供包括存储单元区与外围区的基底，基底上已形成具有间隙壁的多个栅极，且存储单元区的栅极之间具有多个开口。于存储单元区形成第一材料层，以覆盖栅极且填满开口。于基底上形成阻障层，以覆盖外围区的栅极以及存储单元区的第一材料层。于外围区的基底上形成第二材料层，以覆盖外围区的栅极上的阻障层。移除覆盖第一材料层的阻障层。移除部分第一材料层，以形成多个第二开口，第二开口位于存储单元区的栅极的顶部上。于第二开口中形成图案。移除第一材料层，以形成多个接触窗开口。于各接触窗开口中形成接触窗插塞。本发明可简化工艺且使存储器具有良好特性。
- 制备三维半导体存储器件的方法-201010611894.X
- 霍宗亮;刘明 - 中国科学院微电子研究所
- 2010-12-29 - 2012-07-04 - H01L21/8239
- 制备三维半导体存储器件的方法。本发明提出的将整个存储阵列转变为多个子存储阵列，改变多层阻变单元结构在下电极通孔刻蚀时候的一次刻蚀方式为各个子存储阵列的各自通孔刻蚀方式，通过通孔金属材料回填达到各个子存储阵列的相互连接。这种方案将明显降低在高密度集成过程中刻蚀工艺的工艺复杂性和难度，能够扩展整个存储阵列的阻变单元的集成层数。
- 在集成电路的制造中形成多个导电线的方法,形成导电线阵列的方法以及集成电路-201080019969.3
- 山·D·唐;张明 - 美光科技公司
- 2010-04-09 - 2012-04-18 - H01L21/8239
- 一种在集成电路的制造中形成一对导电线的方法包括将沟槽形成到接纳于衬底上方的镶嵌材料中。将导电材料沉积于所述镶嵌材料上方且沉积到所述沟槽内以过度填充所述沟槽。将所述导电材料向后移除至少到达所述镶嵌材料以使所述导电材料中的至少一些材料保留在所述沟槽中。进行纵向穿过所述沟槽内的所述导电材料的蚀刻以在所述沟槽内形成第一导电线及第二导电线，所述第一导电线及第二导电线沿所述第一导电线及第二导电线的至少大部分长度在横向截面上彼此互为镜像。涵盖其它实施方案。
- 集成动态随机存取存储器与非易失存储器的制作方法-201010249729.4
- 林信章;戴家豪;叶仰森;杨明苍;范雅婷 - 亿而得微电子股份有限公司
- 2010-08-05 - 2012-03-14 - H01L21/8239
- 本发明揭露一种集成动态随机存取存储器与非易失存储器的制作方法，首先于一动态随机存取存储器的半导体基板的部份表面依序形成一第一栅极绝缘层与作为浮动栅极的一第一栅极层。接着掺杂离子于第一栅极绝缘层的两侧的半导通基板中，以分别形成与第一栅极绝缘层邻接的二重掺杂区，并分别作为汲极与源极，另依序形成一第二栅极绝缘层与作为控制栅极的一第二栅极层于第一栅极层上。本发明能降低制程生产成本、耗电量与包装成本，并同时增加传输速度。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
