[发明专利]半导体结构及其形成方法在审

申请号：	201711482647.2	申请日：	2017-12-29
公开（公告）号：	CN109994418A	公开（公告）日：	2019-07-09
发明（设计）人：	周飞	申请（专利权）人：	中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
主分类号：	H01L21/76	分类号：	H01L21/76;H01L21/762;H01L29/06;H01L29/10;H01L29/36
代理公司：	北京集佳知识产权代理有限公司 11227	代理人：	徐文欣;吴敏
地址：	201203 ***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种半导体结构及其形成方法，其中，所述形成方法包括：在所述衬底中或衬底表面形成掺杂层，所述衬底暴露出所述掺杂层侧壁；在所述衬底暴露出的掺杂层侧壁表面形成牺牲层；在所述衬底和掺杂层上形成介质层，所述介质层覆盖所述牺牲层侧壁；在所述介质层中形成第一沟槽，所述第一沟槽底部暴露出所述掺杂层顶部和所述牺牲层顶部；形成所述第一沟槽之后，去除所述牺牲层，在所述第一沟槽底部形成第二沟槽；在所述第一沟槽和所述第二沟槽暴露出的掺杂层表面形成金属化物；形成所述金属化物之后，在所述第二沟槽和第一沟槽中形成插塞。所述形成方法能够降低插塞与掺杂层之间的电阻，改善半导体结构性能。
搜索关键词：	掺杂层牺牲层衬底半导体结构介质层暴露侧壁插塞表面形成金属侧壁表面衬底表面金属化物电阻化物去除覆盖
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种半导体结构的形成方法，其特征在于，包括：提供衬底；在所述衬底中或衬底表面形成掺杂层，所述衬底暴露出所述掺杂层侧壁；在所述衬底暴露出的掺杂层侧壁表面形成牺牲层；在所述衬底和掺杂层上形成介质层，所述介质层覆盖所述牺牲层侧壁和顶部；在所述介质层中形成第一沟槽，所述第一沟槽底部暴露出所述掺杂层顶部和所述牺牲层顶部；去除所述牺牲层，在所述第一沟槽底部形成第二沟槽；在所述第二沟槽和第一沟槽中形成导电结构。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201711482647.2/，转载请声明来源钻瓜专利网。

同类专利

微型LED器件及微型LED阵列-201920537194.7
发明人：黎子兰;李成果;张树昕 -专利权人：广东省半导体产业技术研究院
申请日： 2019-04-18 - 公布日： 2019-10-29 - 主分类号： H01L21/76
摘要：本实用新型提供了一种微型LED器件及微型LED阵列，涉及半导体发光器件技术领域。具体地，通过离子注入破坏被注入区域的晶格结构和电学性能，形成两个高电阻区，该区域具有较高的电阻，以限定LED的发光主要发生在未被离子注入的区域。本实用新型保留了LED外延层的平面结构，避免了在LED发光区域外围形成台阶结构，有利于器件的微缩，有利于在器件间形成复杂的互联和阵列结构。

深沟槽隔离及其形成方法-201610769404.6
发明人：周正贤;曾晓晖;赖志育;周世培;江彦廷;蔡敏瑛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-30 - 公布日： 2019-08-30 - 主分类号： H01L21/76
摘要：本发明涉及一种方法，包括对半导体衬底实施各向异性蚀刻以形成沟槽。该沟槽具有垂直侧壁和连接至垂直侧壁的圆形的底部。实施损坏去除步骤以去除半导体衬底的表面层，表面层暴露于沟槽。蚀刻沟槽的圆形的底部以形成斜直底面。填充沟槽以形成在沟槽中的沟槽隔离区域。本发明实施例涉及深沟槽隔离及其形成方法。

微型LED器件、微型LED阵列及制造方法-201910311939.2
发明人：黎子兰;李成果;张树昕 -专利权人：广东省半导体产业技术研究院
申请日： 2019-04-18 - 公布日： 2019-07-12 - 主分类号： H01L21/76
摘要：本发明提供了一种微型LED器件、微型LED阵列及制造方法，涉及半导体发光器件技术领域。具体地，通过离子注入破坏被注入区域的晶格结构和电学性能，形成两个高电阻区，该区域具有较高的电阻，以限定LED的发光主要发生在未被离子注入的区域。本发明保留了LED外延层的平面结构，避免了在LED发光区域外围形成台阶结构，有利于器件的微缩，有利于在器件间形成复杂的互联和阵列结构。

半导体结构及其形成方法-201711482647.2
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2017-12-29 - 公布日： 2019-07-09 - 主分类号： H01L21/76
摘要：一种半导体结构及其形成方法，其中，所述形成方法包括：在所述衬底中或衬底表面形成掺杂层，所述衬底暴露出所述掺杂层侧壁；在所述衬底暴露出的掺杂层侧壁表面形成牺牲层；在所述衬底和掺杂层上形成介质层，所述介质层覆盖所述牺牲层侧壁；在所述介质层中形成第一沟槽，所述第一沟槽底部暴露出所述掺杂层顶部和所述牺牲层顶部；形成所述第一沟槽之后，去除所述牺牲层，在所述第一沟槽底部形成第二沟槽；在所述第一沟槽和所述第二沟槽暴露出的掺杂层表面形成金属化物；形成所述金属化物之后，在所述第二沟槽和第一沟槽中形成插塞。所述形成方法能够降低插塞与掺杂层之间的电阻，改善半导体结构性能。

有源区制备方法-201610596085.3
发明人：徐涛;陈宏;王卉;曹子贵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-07-27 - 公布日： 2019-06-28 - 主分类号： H01L21/76
摘要：本发明提供一种有源区制备方法，通过多次执行先灰化处理而后湿法去胶的工艺，可以完全去除所述图形化的光刻胶层以及浅沟槽刻蚀产生的聚合物残留问题，从而保证有源区的关键尺寸，并提高了后续的浅沟槽隔离结构的圆角工艺制程以及填充工艺制程的效果，最终提高了器件的良率。

一种半导体器件的制造方法和电子装置-201510259140.5
发明人：朱继光;李海艇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯集成电路（宁波）有限公司
申请日： 2015-05-20 - 公布日： 2019-06-28 - 主分类号： H01L21/76
摘要：本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。包括：提供第一衬底，从第一衬底的第一表面形成位于第一衬底内的深沟槽隔离结构；在第一表面一侧的第一衬底上形成至少一个前端器件，形成覆盖第一表面的第一介电盖帽层以及位于第一介电盖帽层内的互连结构；提供承载衬底，将第一衬底的形成有第一介电盖帽层的一侧与承载衬底相接合；从与第一表面相对的第二表面对第一衬底进行减薄，停止于深沟槽隔离结构内；在第一衬底的第二表面上形成第二介电盖帽层，形成至少一个硅通孔。本发明的方法采用更简单和成熟的制作工艺实现了对体硅衬底的加工而获得与使用SOI衬底基本相同的器件结构，可以降低成本。

使用电介质桥接器的电镀方法和电镀结构-201480020302.3
发明人：尤金·A·斯托特;道格拉斯·M·斯科特;安东尼·P·柯蒂斯;西奥多·G·特斯耶尔;居伊·F·布格斯 -专利权人：华天科技（昆山）电子有限公司
申请日： 2014-06-12 - 公布日： 2018-05-04 - 主分类号： H01L21/76
摘要：结构和方法提供了一种用于电镀中的电介质桥接器。方法包括提供具有多个芯片的半导体晶片，其中，第一芯片与第二芯片相邻，并且所述第一芯片和第二芯片通过切割道区域分开；形成覆盖所述半导体晶片的图案化介电层，所述介电层包括跨过所述切割道区域的电介质桥接器；形成覆盖所述介电层的导电层(例如，金属种子层)，其中，所述导电层的一部分覆盖所述电介质桥接器，以提供从所述第一芯片到所述第二芯片的电流通路；并且通过使用所述电流通路，给所述第二芯片提供电流，来电镀所述导电层的目标区域。由所述介电层构成的其他这种桥接器将电流通路提供给在所述晶片上的其他芯片。

半导体元件及其制造方法-201310196353.9
发明人：杨胜威;庄英政;席扬姆·塞斯 -专利权人：南亚科技股份有限公司
申请日： 2013-05-24 - 公布日： 2018-04-13 - 主分类号： H01L21/76
摘要：本发明提供一种半导体元件及其制造方法，半导体元件的制造方法包括以下步骤。提供基底，此基底具有多数个柱状物，且柱状物周围形成有多数个沟渠；在每一个上述柱状物下方的上述基底中形成掺杂区；移除沟渠下方的掺杂区，以形成多个开口，使相邻的柱状物下方的上述掺杂区分离；在每一个上述开口中形成遮蔽层。

自对准多重图案化的原位间隔件整形的方法和系统-201710763389.9
发明人：刘志方;安热利克·雷利;高明辉 -专利权人：东京毅力科创株式会社
申请日： 2017-08-30 - 公布日： 2018-03-13 - 主分类号： H01L21/76
摘要：本发明描述了自对准多重图案化的原位间隔件整形的方法和系统。在实施方案中，在衬底上形成间隔件图案的方法可以包括提供具有间隔件的衬底。该方法还可以包括执行钝化处理以在间隔件上形成钝化层。此外，该方法可以包括执行间隔件整形处理以对间隔件进行整形。该方法还可以包括控制钝化处理和间隔件整形处理以实现间隔件形成目的。

半导体装置-201380074347.4
发明人：石井宪一;中村浩 -专利权人：富士电机株式会社
申请日： 2013-09-11 - 公布日： 2017-11-14 - 主分类号： H01L21/76
摘要：配置有IGBT的IGBT部(10)和配置有控制电路的电路部(20)被配置于同一半导体芯片上。在电路部(20)，在与IGBT部(10)的边界配置有电介质分离区(40)。在半导体芯片的正面侧的表面层，从IGBT部(10)到电路部(20)的范围内设置有p+型区域(4)。在电路部(20)，在与IGBT部(10)的边界，以从芯片正面贯通p+型区域(4)而到达n‑型漂移区(3)的深度设置有电介质分离层(5)，并构成电介质分离区(40)。p+型区域(4)通过电介质分离层(5)被分离为IGBT部(10)侧的第一p+型区域(4‑1)和电路部(20)侧的第二p+型区域(4‑2)。第一p+型区域(4‑1)、第二p+型区域(4‑2)成为接地电位。由此，能够实现电路整体的小型化以及低成本。

半导体装置及使用其的逆变器、逆变器的控制方法-201480002917.3
发明人：楠本修;中田秀树;赤松庆治;内田正雄 -专利权人：松下知识产权经营株式会社
申请日： 2014-07-04 - 公布日： 2017-06-16 - 主分类号： H01L21/76
摘要：本发明提供一种半导体装置及使用其的逆变器。半导体装置具备栅极焊盘、相互绝缘的第1源极焊盘以及第2源极焊盘、漏极焊盘、主区域、和用于对正向电流以及反向电流进行检测的感测区域。主区域以及感测区域分别包含并联连接的多个单位单元，感测区域中所含的单位单元的数量小于主区域中所含的单位单元的数量。分别地，主区域内的单位单元的源极电极与第1源极焊盘连接，感测区域内的单位单元的源极电极与第2源极焊盘连接。

采用硬掩膜形成隔离沟槽的方法-201110342149.4
发明人：齐龙茵 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2011-11-02 - 公布日： 2017-06-09 - 主分类号： H01L21/76
摘要：本发明涉及一种采用硬掩膜形成隔离沟槽的方法，包括如下步骤提供半导体基板，在所述半导体基板的表面形成硬掩膜层；在所述硬掩膜层的表面形成具有沟槽图案的掩膜层；以所述具有沟槽图案的掩膜层为掩膜，在温度为20℃条件下，采用刻蚀气体刻蚀所述硬掩膜层使得所述半导体基板形成隔离沟槽，所述刻蚀气体包括六氟化硫、氧气和溴化氢。本发明的方法能够在温度20℃条件下进行，有效提高了现有设备的使用范围，有利于节约生产成本。

半导体装置以及半导体装置的制造方法-201380024778.X
发明人：鲁鸿飞 -专利权人：富士电机株式会社
申请日： 2013-07-10 - 公布日： 2017-03-01 - 主分类号： H01L21/76
摘要：本发明可以提供一种反向阻断IGBT，其在n‑型漂移区域(1)内部设有n型低寿命调整区域(1b)，该n型低寿命调整区域(1b)与终端p基极区域(2‑1)以及p型保护环(7)间隔开设置，与终端p基极区域(2‑1)或p型保护环(7)的底面相比，位于距离衬底表面更深的位置。n型低寿命调整区域(1b)的载流子寿命低于n‑型漂移区域(1)的载流子寿命。可以在抑制关断损耗和导通电压间平衡关系劣化的同时，抑制高温反向漏电流和关断损耗的増大。

一种双有源区浅沟槽的形成方法-201610604747.7
发明人：荆泉;许进;陈敏杰;任昱;吕煜坤;朱骏;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2016-07-28 - 公布日： 2016-12-14 - 主分类号： H01L21/76
摘要：本发明公开了一种双有源区浅沟槽的形成方法，包括在半导体衬底上形成刻蚀阻挡层，用第一光罩对两个需要刻蚀不同深度沟槽的第一、第二浅沟槽区域进行曝光和显影，完成已曝光区域刻蚀阻挡层的刻蚀，用第二光罩对需要刻蚀较深深度沟槽的第一浅沟槽区域进行曝光和显影，先完成第一浅沟槽区域一中间深度的刻蚀，然后移除第二光罩，同时对第一、第二浅沟槽区域进行一体化刻蚀，形成具有不同深度的第一、第二浅沟槽。本发明通过优化光罩设计，实现了低成本的光罩应用及刻蚀工艺的优化。

双浅沟槽隔离的形成方法-201410457676.3
发明人：王永刚;李杰 -专利权人：格科微电子（上海）有限公司
申请日： 2014-09-10 - 公布日： 2016-11-23 - 主分类号： H01L21/76
摘要：一种双浅沟槽隔离的形成方法，包括：在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽。采用所述方法形成的双浅沟槽隔离形状稳定，均一性高，形貌好。

高压BCD工艺中高压器件的隔离结构及其制造方法-201210171793.4
发明人：闻永祥;张邵华;江宇雷;孙样慧;俞国强 -专利权人：杭州士兰集成电路有限公司;杭州士兰微电子股份有限公司
申请日： 2012-05-25 - 公布日： 2016-11-16 - 主分类号： H01L21/76
摘要：本发明提供了一种高压BCD工艺中高压器件的隔离结构及其制造方法，所述隔离结构包括：具有第一掺杂类型的半导体衬底；具有第二掺杂类型的外延层，位于所述半导体衬底上，所述第一掺杂类型和第二掺杂类型相反；具有第一掺杂类型的隔离区，贯穿所述外延层并延伸至所述半导体衬底内，所述隔离区的掺杂浓度与所述外延层的掺杂浓度为同一数量级；场氧化层，位于所述隔离区上。本发明能够使BCD高压器件所在外延岛得到有效隔离，提高BCD工艺中高压器件的击穿电压，而且在最小场氧化层的厚度下，使高压器件铝布线和硅表面的寄生开启电压可以达到1200V以上，从而改善整个高压BCD工艺硅表面氧化层台阶的平坦度，提高产品的可靠性。

用于GaN晶体管的器件隔离方法-201610656382.2
发明人：孔欣 -专利权人：成都海威华芯科技有限公司
申请日： 2016-08-11 - 公布日： 2016-10-12 - 主分类号： H01L21/76
摘要：本发明提供了一种用于GaN晶体管的器件隔离方法，其包括：在GaN晶圆表面旋涂光刻胶形成光刻胶层，GaN晶圆表面具有器件区域，器件区域内形成有源极和漏极；采用光刻工艺对光刻胶层进行刻蚀，以保留覆盖器件区域的光刻胶层和刻蚀出隔离区域，隔离区域露出所述GaN晶圆表面；采用感应耦合等离子体刻蚀机将氟基等离子体掺入隔离区域中的GaN晶圆，以在GaN晶圆的外延层注入氟离子；去除覆盖器件区域的光刻胶层。通过上述方式，本发明能够利用GaN材料作为氟离子注入的天然掩膜实现氟离子注入，进而完成GaN晶体管之间的隔离。

OLED显示面板的封装方法-201610422157.2
发明人：沐俊应 -专利权人：武汉华星光电技术有限公司
申请日： 2016-06-14 - 公布日： 2016-09-21 - 主分类号： H01L21/76
摘要：本发明提供一种OLED显示面板的封装方法，通过在显示区域外形成一圈围绕显示区域的弹性阻挡层，且沉积封装层所用的掩膜板为刚性掩膜板，在沉积封装层时，利用弹性阻挡层对刚性掩膜板进行支撑，且通过弹性阻挡层的弹性形变，使得弹性阻挡层的上表面与刚性掩膜板之间实现无缝隙贴合，从而使得沉积的封装层完全位于所述弹性阻挡层内侧，有效避免封装层的延伸沉积，避免封装层覆盖IC而影响IC绑定，进而有助于窄边框面板的开发。

半导体装置的浅沟槽隔离结构与其制造方法-201410354610.1
发明人：陈明新;王俞婷;张名辉 -专利权人：联华电子股份有限公司
申请日： 2014-07-24 - 公布日： 2016-01-27 - 主分类号： H01L21/76
摘要：本发明公开一种半导体装置的浅沟槽隔离结构与其制造方法。制造半导体装置的浅沟槽隔离结构的方法包括以下步骤。提供基板，其上方依序形成衬垫氧化层以及第一图案化光致抗蚀剂层；在基板中形成第一沟槽；沉积第一介电层于第一沟槽中以及基板上；提供第二图案化光致抗蚀剂层，以对应第二图案化光致抗蚀剂层，在第一介电层中形成开口以及于该基板中形成第二沟槽；沉积第二介电层，覆盖于基板中的第一沟槽中、第二沟槽中以及基板上的第一介电层；以化学机械研磨除去第二介电层，直接露出第一介电层为止；以及选择性移除基板上的第一介电层。

用于制备多孔硅微粒的电化学和化学蚀刻的组合方法-201480004088.2
发明人： S·L·比斯瓦尔;M·S·王;M·塔库尔;S·L·辛萨伯格 -专利权人：威廉马歇莱思大学;洛克西德马丁有限公司
申请日： 2014-01-07 - 公布日： 2016-01-20 - 主分类号： H01L21/76
摘要：本发明的实施方式涉及通过下述制备多孔硅微粒的方法：(a)电化学蚀刻硅基材,其中电化学蚀刻包括将硅基材暴露于电流密度,和其中电化学蚀刻在硅基材上制备多孔硅膜；(b)从硅基材分离多孔硅膜,其中该分离包括以连续增量逐渐增加电流密度；(c)多次重复步骤(a)和(b)；(d)根据步骤(a)电化学蚀刻硅基材以在硅基材上制备多孔硅膜；(e)化学蚀刻多孔硅膜和硅基材；和(f)裂解多孔硅膜和硅基材以形成多孔硅微粒。本发明的其它实施方式涉及形成的多孔硅微粒和包含它们的阳极材料。

在氮化镓层上刻蚀隔离槽的处理方法-201310751004.9
发明人：李航 -专利权人：北京北方微电子基地设备工艺研究中心有限责任公司
申请日： 2013-12-31 - 公布日： 2015-07-01 - 主分类号： H01L21/76
摘要：本发明提供一种氮化镓层上刻蚀隔离槽的处理方法，其包括步骤S1，向反应腔室内通入氯气和可提供硅元素的气体，且开启激励电源和偏压电源，用于在氮化镓层的预设区域内刻蚀形成隔离槽；并且，在刻蚀到达衬底上表面时停止刻蚀。本发明提供的氮化镓层上刻蚀隔离槽的处理方法，其通过向反应腔室内通入可提供硅元素的气体作为刻蚀气体，有助于消耗掉反应腔室内的可与N型掺杂区氮化镓表面上的二氧化硅层发生反应的物质和元素，从而可以使二氧化硅层很难被消耗，进而可以有效起到保护N型掺杂GaN区不被刻蚀的作用。

浅沟槽隔离结构的形成方法-201410357175.8
发明人：鲍宇 -专利权人：上海华力微电子有限公司
申请日： 2014-07-25 - 公布日： 2014-10-15 - 主分类号： H01L21/76
摘要：本发明提供一种浅沟槽隔离结构的形成方法，包括：提供一半导体衬底，且在所述衬底上形成硬质掩膜层；采用刻蚀工艺在衬底中形成隔离沟槽；对硬质掩膜层进行第一次回刻，以对隔离沟槽顶端进行圆角化处理；在隔离沟槽侧壁、底部表面形成内衬层；对硬质掩膜层进行第二次回刻，以扩大硬质掩膜层开口的宽度；沉积隔离介质层充满隔离沟槽并覆盖硬质掩膜层的表面，并对隔离介质层进行平坦化工艺；采用刻蚀工艺去除硬质掩膜层，以形成浅沟槽隔离结构。本发明避免了接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高半导体器件的电学性能。

浅沟槽隔离的工艺方法-201410359893.9
发明人：鲍宇 -专利权人：上海华力微电子有限公司
申请日： 2014-07-25 - 公布日： 2014-10-01 - 主分类号： H01L21/76
摘要：本发明提供一种浅沟槽隔离的工艺方法，包括：提供一半导体衬底，在衬底上形成硬质掩膜层；采用刻蚀工艺在衬底中形成隔离沟槽；对硬质掩膜层进行回刻，并在隔离沟槽侧壁、底部表面形成内衬层；沉积隔离介质层充满所述隔离沟槽并覆盖硬质掩膜层的表面，并对隔离介质层进行平坦化工艺；对隔离介质层进行第一次回刻；在隔离介质层表面无定形碳侧墙；对所述隔离介质层进行第二次回刻；采用刻蚀工艺去除硬质掩膜层及无定形碳侧墙，以形成浅沟槽隔离结构。本发明可避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高包含所形成浅沟槽隔离结构的半导体器件的电学性能。

用于晶圆密封环的方法和装置-201310395517.0
发明人：邓伊筌;彭荣辉;蔡尚颖;黄信锭;洪丽闵;黄耀德;卓晋逸 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-09-03 - 公布日： 2014-08-06 - 主分类号： H01L21/76
摘要：本发明公开的一种方法包括可以在晶圆上形成晶圆密封环，该晶圆密封环具有带图案密度的图案结构。晶圆密封环图案结构可以包括具有宽度和间隔约等于晶圆上管芯接合环的宽度和间隔的多条线。具有形成在其上的晶圆密封环的晶圆可以接合至不具有晶圆密封环的晶圆。一对晶圆可以形成为具有以相应的方式形成的对应晶圆密封环。可以将该对晶圆接合在一起并且具有对准并接合在一起的晶圆密封环以在接合的晶圆之间形成密封环结构。本发明还公开了用于晶圆密封环的方法和装置。

绝缘体上半导体结构及其制造方法-201280054537.5
发明人：安德鲁·约翰·布劳利 -专利权人：斯兰纳私人集团有限公司
申请日： 2012-11-02 - 公布日： 2014-07-23 - 主分类号： H01L21/76
摘要：一种绝缘体上半导体结构，包括半导体薄膜，该半导体薄膜具有形成在其中的电子器件，该半导体薄膜设置在电绝缘薄膜的第一面上；其中，为了减小寄生电容，不存在附着于电绝缘薄膜的与第一面相对的第二面的块体基板，并且为了对来自器件的热流提供路径，电绝缘薄膜的热导率基本上大于1.4W·m^-1·K^-1。

绝缘性糊剂、电子器件及绝缘部形成方法-201310611930.6
发明人：关根重信;关根由莉奈 -专利权人：纳普拉有限公司
申请日： 2013-11-26 - 公布日： 2014-06-04 - 主分类号： H01L21/76
摘要：本发明提供绝缘性糊剂、电子器件及绝缘部形成方法，所述绝缘性糊剂含有绝缘性微粒（311）、Si微粒（312）和有机Si化合物（320）。有机Si化合物（320）通过与Si微粒312反应而在绝缘性微粒（311）的周围形成Si-O键，从而将其周围填埋。

注入隔离器件及其形成方法-201310036529.4
发明人：高敏峰;杨敦年;刘人诚;许慈轩;王文德;许文义 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-01-30 - 公布日： 2014-04-09 - 主分类号： H01L21/76
摘要：本发明公开了一种器件，包括半导体衬底和从半导体衬底的顶面延伸至半导体衬底内且围绕有源区的注入隔离区。栅极介电层沉积在半导体衬底的有源区上方，其中所述栅极介电层在注入隔离区上方延伸。栅电极沉积在栅极介电层上方并且端盖介电层在注入隔离区上方的栅极介电层和栅电极之间。本发明还公开了注入隔离器件及其形成方法。

在基板中形成沟槽的方法-201210093060.3
发明人：陈东郁;王志荣 -专利权人：联华电子股份有限公司
申请日： 2012-03-31 - 公布日： 2013-10-23 - 主分类号： H01L21/76
摘要：本发明公开一种在基板中形成沟槽的方法。其首先在一基板上形成一第一图案化掩模层，第一图案化掩模层具有一第一沟槽。接着在基板上全面形成一物质层，物质层共形地沿着该第一沟槽形成。然后在物质层上形成一第二图案化掩模层，以填满第一沟槽。接着移除部分的物质层，而保留位于第二图案化掩模层与基板之间的物质层，以形成一第二沟槽。最后，以第一图案化掩模层以及第二图案化掩模层为掩模进行一蚀刻制作工艺。

绝缘结构体及其制造方法-201180062560.4
发明人：土井一郎;高田省三;三岛丽子;斋藤秀夫 -专利权人：旭化成电子材料株式会社
申请日： 2011-12-22 - 公布日： 2013-09-04 - 主分类号： H01L21/76
摘要：本发明形成一种同一层内具有存储单元部和周围电路部的绝缘结构体，其良好地维持存储单元部的微细图案的包埋性，同时防止周围电路部的绝缘体产生裂纹。本发明提供一种绝缘结构体，其为具备基板和该基板上形成的电路图案部的绝缘结构体，该电路图案部在同一层内具有微细区域和宽幅区域，所述微细区域具有宽度为30nm以下的微细图案，所述宽幅区域具有宽度超过100nm的宽幅图案，该微细图案的内部和该宽幅图案的内部形成有同一种绝缘组合物。

隔离结构的形成方法-201180053115.1
发明人：中本奈绪子;铃木胜力;菅原进司;长原达郎 -专利权人： AZ电子材料IP（日本）株式会社
申请日： 2011-11-02 - 公布日： 2013-07-03 - 主分类号： H01L21/76
摘要：本发明提供一种收缩率以及拉伸应力低的隔离结构的形成方法。通过在基板表面上将包含多孔质化剂的第1聚硅氮烷组合物进行涂布以及烧成，以形成折射率为1.3以下的多孔质二氧化硅质膜，接着用第2聚硅氮烷组合物浸没该膜的表面，通过烧成以形成由折射率1.4以上的二氧化硅质膜形成的隔离结构。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体结构及其形成方法在审

专利文献下载