[发明专利]一种消除不确定状态的RS触发结构在审
| 申请号： | 201711430846.9 | 申请日： | 2017-12-26 |
| 公开（公告）号： | CN108155892A | 公开（公告）日： | 2018-06-12 |
| 发明（设计）人： | 方健;雷一博;冯垚荣;王定良;段艳秋;张波;方舟 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03K3/356 | 分类号： | H03K3/356;H03K3/013 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种消除不确定状态的RS触发结构，属于集成电路技术领域。包括第一或非门和第二或非门，第一或非门和第二或非门的第一输入端连接RS触发结构的第一输入端，第一或非门和第二或非门的第二输入端连接RS触发结构的第二输入端，第一或非门的输出端作为RS触发结构的第一输出端，第二或非门的输出端作为RS触发结构的第二输出端，可用于与非门结构的RS触发器。在一些实施例中还包括第一反相器和第二反相器，第一反相器接在RS触发结构的第一输入端和第一或非门的第一输入端之间，第二反相器接在RS触发结构的第二输入端和第二或非门的第二输入端之间，可用于或非门结构的RS触发器。本发明在提高噪声消除效果的同时降低了生产成本。 | ||
| 搜索关键词： | 或非门 触发结构 输入端 反相器 输出端 输入端连接 可用 集成电路技术 或非门结构 与非门结构 噪声消除 生产成本 | ||
【主权项】：
一种消除不确定状态的RS触发结构，其特征在于，包括两个输入端和两个输出端，所述RS触发结构包括第一或非门(NOR1)和第二或非门(NOR2)，第一或非门(NOR1)和第二或非门(NOR2)的第一输入端连接所述RS触发结构的第一输入端，第一或非门(NOR1)和第二或非门(NOR2)的第二输入端连接所述RS触发结构的第二输入端，第一或非门(NOR1)的输出端作为所述RS触发结构的第一输出端，第二或非门(NOR2)的输出端作为所述RS触发结构的第二输出端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711430846.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种时钟产生电路
- 下一篇：用于宽禁带半导体探测器的脉冲信号放大方法
- 同类专利
- 一种应用于高速经编机的主轴数据采集模块-201822158510.8
- 喻益;包文韬;郭文禄 - 杭州瑞利测控技术有限公司
- 2018-12-21 - 2019-10-29 - H03K3/356
- 本实用新型公开了一种应用于高速经编机的主轴数据采集模块，主要包括差分信号处理模块、光耦模块、分频模块和电源模块，经编机主轴编码器TTL电平的信号输入差分信号处理模块，经差分输入芯片内部电路处理后输出0‑5V的单极信号；差分信号处理模块输出的信号接入光耦模块，经过光耦隔离变换后对光耦输出信号进行滤波处理；光耦模块输出的信号通过分频模块进行分频处理，分频模块输出的信号进行放大处理，并滤波后输出稳定的0‑24V常用的工控处理信号。本实用新型的有益效果为：解决人工收集数据的不足之处，从而提供一种实时的精准的经编机数据采集模块，本实用新型具有安装简单，运行稳定，抗干扰能力强，采集精度高等特点。
- 用于电压转换的电平移位器-201880013449.8
- S·马里亚;A·米塔尔;K·蒂亚加拉詹;K·亚鲁普科泰·布米纳汉 - 高通股份有限公司
- 2018-01-16 - 2019-10-11 - H03K3/356
- 提供了一种用于在电路内移位电压电平的装置和方法。本公开的一方面提供了一种用于将第一逻辑域移位到第二逻辑域的电平移位电路(200)。特别地，电平移位电路可以接收具有第一逻辑域的输入信号(S1)，第一逻辑域具有第一高电压(VDD1)和第一低电压(VSS1)。电平移位电路可以从第二逻辑域接收与第二高电压(VDD2)和第二低电压(VSS2)相对应的输入。电平移位电路可以同时将输入处的第一高电压和第一低电压切换到第二高电压和第二低电压，以在输出(Voutp，Voutm)处产生输入信号的电平移位版本。电平移位电路还可以具有防止电路部件的过电压的多个保护晶体管(216，218，226，228)。
- D触发器控制电路及D触发器-201821720175.X
- 范习安 - 长鑫存储技术有限公司
- 2018-10-22 - 2019-07-16 - H03K3/356
- 本实用新型公开了一种D触发器控制电路及D触发器，涉及集成电路技术领域。该D触发器控制电路包括第一控制信号产生单元、第二控制信号产生单元和开关元件；第一控制信号产生单元的输出端与开关元件的控制端连接；第二控制信号产生单元的输出端与开关元件的第一端连接；开关元件的第二端与锁存电路连接。本公开的D触发器控制电路既可以实现D触发器清零又可以实现D触发器置1，且无需对电路结构进行较多的改变。
- 一种高速模拟锁存器-201910254789.6
- 张小龙 - 荣湃半导体（上海）有限公司
- 2019-04-01 - 2019-06-18 - H03K3/356
- 本发明提供了一种高速模拟锁存器，包括：第一驱动级、第二驱动级、第三驱动级和若干负载电阻；第一负载电阻和第三负载电阻串接在第一驱动级的正向输入端与第一端口之间，第一负载电阻和第三负载电阻之间的连接点与第一驱动级的正向输出端之间串接第六负载电阻；第二负载电阻和第四负载电阻串接在第一驱动级的反向输入端与第一端口之间，第二负载电阻和第四负载电阻之间的连接点与第一驱动级的反向输出端之间串接第五负载电阻；第二驱动级的输出端和第一驱动级的输出端按相同的极性相连；第三驱动级的输出端和第一驱动级的输入端按相反的极性相连。本发明可以实现小幅度差分模拟信号的状态锁存，提高锁存器的速度。
- 一种基于FinFET器件的脉冲触发器-201610257098.8
- 胡建平;张绪强 - 宁波大学
- 2016-04-22 - 2019-04-16 - H03K3/356
- 本发明公开了一种基于FinFET器件的脉冲触发器，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第一反相器、第二反相器、第三反相器、第四反相器和第五反相器，第一FinFET管、第二FinFET管和第三FinFET管为P型FinFET管，第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管为N型FinFET管；第一FinFET管和第二FinFET管的鳍的个数为1，第三FinFET管的鳍的个数为3，第四FinFET管、第五FinFET管、第六FinFET管和第七FinFET管的鳍的个数为4；优点是电路面积、延时、功耗和功耗延时积均较小。
- 高速电压电平转换器-201780041498.8
- V·纳拉亚南;R·瓦蒂科达;鲁德;R·维兰谷迪皮查;S·辛哈罗伊;陈锐 - 高通股份有限公司
- 2017-06-13 - 2019-03-15 - H03K3/356
- 在一个实施例中，电压电平转换器(810)包括第一p型金属氧化物半导体晶体管(835)，具有被配置为接收在第一功率域中的输入信号(D)的栅极，以及第二PMOS晶体管(840)，其中第一PMOS晶体管和第二PMOS晶体管串联耦合在第二功率域的电源电压(vddout)与节点(820)之间。该电压电平转换器还包括反相器(850)，该反相器具有耦合到节点的输入和耦合到第二PMOS晶体管的栅极的输出(Z)，以及第一n型金属氧化物半导体晶体管(830)，具有被配置为接收在第一功率域中的输入信号的栅极，其中第一NMOS晶体管被耦合在节点与地之间。
- 一种基于FinFET器件的TSPC触发器-201610259533.0
- 胡建平;张绪强 - 宁波大学
- 2016-04-22 - 2019-03-05 - H03K3/356
- 本发明公开了一种基于FinFET器件的TSPC触发器，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第一反相器、第二反相器和第三反相器，第一FinFET管、第三FinFET管和第五FinFET管为P型FinFET管，第二FinFET管、第四FinFET管和第六FinFET管为N型FinFET管，第二FinFET管、第四FinFET管和所述的第六FinFET管的鳍的个数为1，所述的第一FinFET管、所述的第三FinFET管和所述的第五FinFET管的鳍的个数为2；优点是在时钟信号控制下，本发明的TSPC触发器内的各节点经历全逻辑摆幅，提高了该TSPC触发器的驱动能力，相对与现有的同栅TSPC触发器，结构较为简化，所用的FinFET管较少，电路面积、功耗和功耗延时积均较小。
- D型触发器及其信号传输方法-201510256949.2
- 陈志强;廖春和 - 中芯国际集成电路制造（上海）有限公司
- 2015-05-19 - 2019-02-26 - H03K3/356
- 本申请公开了一种D型触发器及其信号传输方法。其中，该D型触发器包括：延时反向单元In，用于输出延时后的反向时钟信号；第一反相器I4，输入端连接数据信号的输入端；第一PMOS晶体管M1。第二PMOS晶体管M2；第一NMOS晶体管M3，漏极与第一PMOS晶体管M1的漏极连接于第一节点；第二NMOS晶体管M4，漏极与第二PMOS晶体管M2的漏极连接于第二节点，栅极与第一NMOS晶体管M3的栅极相连接并接收时钟信号；第三NMOS晶体管M5,源极与第一反相器I4的输入端相连接；以及第四NMOS晶体管M6，栅极与第三NMOS晶体管M5相连接并连接到延时反向单元In的输出端。本申请解决了现有技术中在缩短时钟周期的同时增加版图面积的技术问题。
- 一种振荡电路-201810898784.2
- 沈孙园 - 杭州宽福科技有限公司
- 2018-08-08 - 2019-01-25 - H03K3/356
- 本发明公开了一种振荡电路。一种振荡电路包括第一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第二PMOS管、第三PMOS管和第四NMOS管。利用本发明可以有效地减小芯片面积。
- 半导体集成电路、锁存电路以及触发器-201480070499.1
- 中西和幸 - 松下知识产权经营株式会社
- 2014-12-11 - 2019-01-11 - H03K3/356
- 提供一种既能够保证向半导体集成电路的写入工作以及数据保持能力，又能够有效地实现低耗电量的技术。被连接在第一节点与第二节点之间的半导体集成电路由第1至第四晶体管构成。并且，在第二节点的信号发生变化时，第四晶体管被导通，在第二晶体管的栅极被施加从第三电位位移了第四晶体管的阈值的电位。因此，能够容易地向半导体集成电路进行数据的写入，并且能够保证数据保持能力。
- 一种基于相变存储单元的非易失性触发器电路-201510945412.7
- 叶勇;亢勇;陈邦明 - 上海新储集成电路有限公司
- 2015-12-15 - 2018-12-18 - H03K3/356
- 本发明涉及一种触发器，尤其涉及一种基于相变存储单元的非易失性触发器电路。一种基于相变存储单元的非易失性触发器电路，触发器电路中触发器的输出端与一非易失性存储电路连接；其中非易失性存储电路存储触发器掉电时的工作状态数据；并且触发器重新上电时，非易失性存储电路根据工作状态数据将触发器恢复至上一次掉电时的工作状态。
- 太赫兹波SR锁存器-201610466167.6
- 李九生;莫国强;孙建忠 - 中国计量大学
- 2016-06-23 - 2018-11-20 - H03K3/356
- 本发明公开了一种太赫兹波SR锁存器。它包括二维周期排列在介质板中的介质柱及位于介质柱之间的置1信号输入端、置0信号输入端、第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端、第一信号输出端、第二信号输出端、第一直线波导、第二直线波导、第三直线波导、第四直线波导、第五直线波导、第六直线波导、第七直线波导、第八直线波导、第一L形波导、第二L形波导、第一J形波导、第二J形波导、第一多模干涉区域、第二多模干涉区域、第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔。本发明具有结构简单、响应时间快、尺寸小、成本低、易于集成等优点。
- 半导体集成电路器件-201510973927.8
- 菅野雄介;田中一雄;丰岛俊辅;户羽健夫 - 瑞萨电子株式会社
- 2006-04-19 - 2018-10-02 - H03K3/356
- 本发明提供一种具有低成本、可在低电压下高速工作的I/O电路的半导体集成电路器件，在I/O电路中，当使I/O电压vcc(例如3.3V)降低到vcc_18(例如1.8V)时，引起速度变差的部分是电平转换单元、和用于驱动大型主缓冲器的前置缓冲器部分。着眼于这一情况，通过对升电平转换器(LUC)和前置缓冲器(PBF)的电路施加高电压(电压vcc)，来以低成本实现可在低电压下高速工作的I/O电路。
- 具有降低的保留电压的触发器-201480020737.8
- S·H·拉苏里;A·达塔;J·M·沙阿;M·圣-劳伦特;P·K·帕卡;S·巴帕特;R·维兰谷蒂皮查;M·H·阿布-拉玛;P·B·帕特尔 - 高通股份有限公司
- 2014-04-04 - 2018-09-07 - H03K3/356
- 一种电路(100)包括响应于时钟信号(103)以及控制信号(104)的逻辑门(133)。该电路还包括触发器的主控级(101)。该电路进一步包括该触发器的响应于该主控级的从动级(102)。该电路进一步包括响应于该逻辑门并且配置成输出该时钟信号的经延迟版本的反相器(109)。该逻辑门的输出和该时钟信号的经延迟版本被提供给该触发器的主控级(101)和从动级(102)。该主控级响应于该控制信号来控制(122输出)该从动级。
- 利用薄氧化物场效应晶体管的数字输出驱动器和输入缓冲器-201510043505.0
- V·斯里尼瓦斯;V·莫汉 - 高通股份有限公司
- 2007-01-12 - 2018-07-06 - H03K3/356
- 一种数字输出驱动器，包括可以用薄氧化物FET实现的前置驱动器(310)和驱动器(360)。前置驱动器(310)基于数字输入信号来生成第一数字信号(14)和第二数字信号(16)。第一数字信号具有由第一(例如焊盘)电源电压(VPAD)和中间电压(VINT)确定的第一电压范围。第二数字信号具有由第二(例如内核)电源电压(VCORE)和电路的地(VSCS)确定的第二电压范围。驱动器接收第一和第二数字信号并提供数字输出信号(VOUT)，该数字输出信号具有由第一电源电压和电路的地确定的第三电压范围。前置驱动器可以包括锁存器(320)和锁存器驱动器(330)。锁存器存储数字输入信号的当前逻辑值。锁存器驱动器向锁存器写入逻辑值。使能锁存器驱动器达一个短的持续时间，以写入逻辑值，随后将其关闭。
- 一种消除不确定状态的RS触发结构-201711430846.9
- 方健;雷一博;冯垚荣;王定良;段艳秋;张波;方舟 - 电子科技大学
- 2017-12-26 - 2018-06-12 - H03K3/356
- 一种消除不确定状态的RS触发结构，属于集成电路技术领域。包括第一或非门和第二或非门，第一或非门和第二或非门的第一输入端连接RS触发结构的第一输入端，第一或非门和第二或非门的第二输入端连接RS触发结构的第二输入端，第一或非门的输出端作为RS触发结构的第一输出端，第二或非门的输出端作为RS触发结构的第二输出端，可用于与非门结构的RS触发器。在一些实施例中还包括第一反相器和第二反相器，第一反相器接在RS触发结构的第一输入端和第一或非门的第一输入端之间，第二反相器接在RS触发结构的第二输入端和第二或非门的第二输入端之间，可用于或非门结构的RS触发器。本发明在提高噪声消除效果的同时降低了生产成本。
- 基于隧穿场效应晶体管（TFET）的高密度和低功率时序-201680055703.1
- D·H·莫里斯;U·E·阿维齐;I·A·杨 - 英特尔公司
- 2016-09-02 - 2018-06-08 - H03K3/356
- 描述了一种装置，所述装置包括：第一p型隧穿场效应晶体管(TFET)；第一n型TFET，所述第一n型TFET与所述第一p型TFET串联耦合；第一节点，所述第一节点耦合至所述第一p型和n型TFET的栅极端子；第一时钟节点，所述第一时钟节点耦合至所述第一TFET的源极端子，所述第一时钟节点用于提供第一时钟；以及第二时钟节点，所述第二时钟节点耦合至所述第二TFET的源极端子，所述第二时钟节点用于提供第二时钟。
- 非易失性逻辑阵列中使用奇偶校验的错误检测-201410085140.3
- S·C·巴特林;S·康纳 - 德克萨斯仪器股份有限公司
- 2014-01-28 - 2018-06-01 - H03K3/356
- 一种片上系统(SoC)具有耦合至一个或更多个核逻辑块的n行乘m列非易失性存储器阵列。m被限制为奇数。在每次写一行m个数据位时，使用m个数据位计算奇偶校验位。在存储奇偶校验位之前，其被反转。每次读取行时，检查奇偶校验位以确定在所恢复的数据位中是否存在奇偶校验错误。当检测到奇偶校验错误时，在SoC上执行引导操作。
- 同步逻辑电路-201510213861.2
- 汉斯·哈尔贝施塔特 - 恩智浦有限公司
- 2015-04-29 - 2018-04-17 - H03K3/356
- 本发明涉及同步逻辑电路，具体涉及降低功率需求的这类电路。公开的本发明实施例包括一种同步逻辑电路(200，1100)，包括输入模块(201)；输出模块(202)；判决逻辑模块(203)，连接在输入和输出模块之间，并被配置为依赖于从输入和输出模块提供的当前输入状态(206，207)，向输出模块提供下一输出状态(210)；时钟模块(204)，连接到输入和输出模块，并被配置为提供用于同步输入和输出模块的操作的时钟信号；以及输入检测模块(211)，连接到输入模块，并被配置为当检测到提供至输入模块的输入(208)的改变时，向时钟模块提供使能信号(215)，其中时钟模块被配置为当接收到来自输入检测模块的使能信号时，向输入和输出模块提供时钟信号。
- 采用脉冲产生电路的动态电压电平移位器以及相关系统和方法-201680043635.7
- 柴家明;葛绍平;S·E·莱尔斯;C·H·沙阿 - 高通股份有限公司
- 2016-08-09 - 2018-03-27 - H03K3/356
- 揭示了采用脉冲产生电路的动态电压电平移位器。一方面，动态电压电平移位器包含动态电压电平移位电路。所述动态电压电平移位电路(100)包含预充电电路(106)，所述预充电电路(106)被配置成响应于具有预充电电压的时钟信号(110)向动态节点(108)提供第一电压域的供电电压。评估电路(112)被配置成在所述时钟信号(110)具有评估电压时响应于具有有功电压的输入信号(114)向所述动态节点提供接地电压。保持器电路(116)被配置成响应于脉冲信号(118)向所述动态节点(108)提供减小的驱动强度。所述脉冲信号是由脉冲产生电路(102)产生的，其中所述脉冲信号的脉冲宽度与第一和第二电压域的供电电压的差值相关。
- 一种基于忆阻器的非易失性SR触发器电路-201610054563.8
- 朱一东;曾志刚;郑尖 - 华中科技大学
- 2016-01-27 - 2018-03-09 - H03K3/356
- 本发明公开了一种基于忆阻器的非易失性SR触发器电路；包括忆阻器ME、定值电阻Rd、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第一反相器N1、第二反相器N2、第三反相器N3以及第四反相器N4，以及将忆阻器与定值电阻串联构成的分压电路读取模块。主要是利用了忆阻的非易失和阻值随流经本身的电荷大小改变的特性，实现了SR触发器的锁存以及置位和复位功能。本发明所构建SR触发器不仅具有传统触发器的功能，而且具备响应速度快以及非易失性的特点，特别适合于电源不稳定的领域，同时本发明将为研制基于忆阻的非易失SR触发器电路提供实验参考。
- 一种抗核辐射加固的置位复位D型触发器-201720380287.4
- 胡封林;李剑川;罗恒;张圣君;刘森 - 长沙中部芯空微电子研究所有限公司
- 2017-04-12 - 2018-01-30 - H03K3/356
- 一种抗核辐射加固的置位复位D型触发器，包括主触发器和从触发器，所述的主触发器采用时域采样锁存器结构；所述的从触发器采用DICE结构锁存器结构，时域采样锁存器，完成对数据的正确采样，当输入数据在核辐射环境下发生瞬态错误时，时域采样锁存器通过内部的判决电路，选择正确的数据作为输出数据，DICE结构锁存器，完成对数据的锁存，具有纠错能力；输出置位复位电路，其完成输出置位和复位的功能，支持数据的正常传输通路。本实用新型所述D型触发器在较强核辐射环境下，对输入的数据具有较强的容错能力，可纠错瞬时数据出现的错误，具有异步置位复位功能，可接受低电平时钟信号，降低了电路功耗，并能加快信号产生速度，提高了信号传输及反应准确性。
- 一种RS触发互锁解锁电路-201720521386.X
- 马兵兵;张红霞;弭艳;许海;吴岩;郑大生;王宝艳 - 北京航天动力研究所
- 2017-05-11 - 2018-01-05 - H03K3/356
- 一种RS触发互锁解锁电路，包括非门U1A、非门U1B、与非门U2A、与非门U2B、与门U3A、电容C1、电容C2、电阻R1、电阻R2；非门U1A的输入引脚接锁定信号，非门U1A的输出引脚通过电阻R1后，分别连接电容C1一端和与非门U2A一端输入引脚，电容C1另一端与电源正VCC端连接；非门U1B的输入引脚接外部输入的解锁信号，非门U1B的输出引脚通过电阻R2后，分别连接电容C2一端和与非门U2B一端输入引脚，电容C2另一端与电源地GND端连接；与非门U2A输出引脚连接到与非门U2B另一端输入引脚，与非门U2B输出引脚分别连接到与非门U2A另一端输入引脚及与门U3A一端输入引脚；与门U3A的另一端输入引脚接外部输入的初始控制信号，与门U3A的输出引脚产生处理后的控制信号并向外部输出。
- 一种电平转换双态输出驱动电路-201720595625.6
- 马兵兵;许海;张红霞;弭艳;吴岩;周文禄;郑超 - 北京航天动力研究所
- 2017-05-25 - 2018-01-05 - H03K3/356
- 一种电平转换双态输出驱动电路，包括集电极开路缓冲器U1A，场效应管Q1，电阻R1、电阻R2、电阻R3、电阻R4、低电平信号输出端口OUTPUT1、高电平信号输出端口OUTPUT2；所述集电极开路缓冲器U1A的输入引脚接外部输入的INPUT信号，集电极开路缓冲器U1A的输出引脚通过电阻R3后，连接低电平信号输出端口OUTPUT1；所述场效应管Q1的S端接外部电源，场效应管Q1的G端与分别与电阻R1和电阻R2的一端连接，所述场效应管Q1的D端与电阻R4一端连接；所述电阻R1另一端接所述外部电源，所述电阻R2另一端连接低电平信号输出端口OUTPUT1，所述电阻R4另一端连接高电平信号输出端口OUTPUT2。
- 低泄漏保留寄存器盘-201480011567.7
- R·维兰古蒂皮查;P·B·帕特尔 - 高通股份有限公司
- 2014-02-26 - 2017-10-24 - H03K3/356
- 一种特定方法包括接收保留信号(nret)。响应于接收到该保留信号，该方法包括将状态信息(q内部，310)留存在保留寄存器(300)的非易失性级(302)中以及减少至该保留寄存器的易失性级(356)的功率。该非易失性级(302)可由外部电压源(Vdd ext)供电。该易失性级可由内部电压源(Vddx)供电。
- 带有低等待时间升压电路的电压电平移位器-201480012224.2
- O·拉加;W·郑;D·J·阿拉迪;Y·郭 - 高通股份有限公司
- 2014-03-04 - 2017-10-24 - H03K3/356
- 本公开的某些方面提供了采用低等待时间的AC耦合升压电路的电压电平移位电路，以及纳入此类电平移位电路的其他电路和装置。此类电平移位电路相比于常规电平移位器提供显著更低的等待时间(例如，减小了至少二分之一的等待时间)。通过提供在诸仿真角上一致的等待时间，本文描述的电平移位电路与常规电平移位器相比还提供显著更低的功耗和减少的占空循环畸变。
- 一种电流切换式的D触发器及五分频电路-201510100786.9
- 吴建辉;张文通;程超;陈超;黄成;李红 - 东南大学
- 2015-03-06 - 2017-09-15 - H03K3/356
- 本发明公开了一种新型电流切换式的D触发器及五分频电路，本发明提供的新型电流切换式的D触发器在数据输入信号D与时钟信号CLK之间加入了一级电流切换控制开关S，与时钟信号CLK一同选择D触发器的采样或保持功能；本发明提供的五分频电路由五个D触发器级联构成，其中控制开关S正确地连接前级D触发器的正向或者反向输出，从而有序控制各级D触发器的切换模式，最后通过电平转换电路将CML电平转换为CMOS电平，得到最终的分频输出。本发明电路结构简单，输出分频信号抖动小，具有较宽的分频范围和50％的输出占空比。
- 一种电平转换双态输出驱动电路-201710376899.0
- 马兵兵;许海;张红霞;弭艳;吴岩;周文禄;郑超 - 北京航天动力研究所
- 2017-05-25 - 2017-08-22 - H03K3/356
- 一种电平转换双态输出驱动电路，包括集电极开路缓冲器U1A，场效应管Q1，电阻R1、电阻R2、电阻R3、电阻R4、低电平信号输出端口OUTPUT1、高电平信号输出端口OUTPUT2；所述集电极开路缓冲器U1A的输入引脚接外部输入的INPUT信号，集电极开路缓冲器U1A的输出引脚通过电阻R3后，连接低电平信号输出端口OUTPUT1；所述场效应管Q1的S端接外部电源，场效应管Q1的G端与分别与电阻R1和电阻R2的一端连接，所述场效应管Q1的D端与电阻R4一端连接；所述电阻R1另一端接所述外部电源，所述电阻R2另一端连接低电平信号输出端口OUTPUT1，所述电阻R4另一端连接高电平信号输出端口OUTPUT2。
- 一种抗核辐射加固的置位复位D型触发器-201710236840.1
- 胡封林;李剑川;罗恒;张圣君;刘森 - 长沙中部芯空微电子研究所有限公司
- 2017-04-12 - 2017-06-20 - H03K3/356
- 一种抗核辐射加固的置位复位D型触发器，包括主触发器和从触发器，所述的主触发器采用时域采样锁存器结构；所述的从触发器采用DICE结构锁存器结构，时域采样锁存器，完成对数据的正确采样，当输入数据在核辐射环境下发生瞬态错误时，时域采样锁存器通过内部的判决电路，选择正确的数据作为输出数据，DICE结构锁存器，完成对数据的锁存，具有纠错能力；输出置位复位电路，其完成输出置位和复位的功能，支持数据的正常传输通路。本发明所述D型触发器在较强核辐射环境下，对输入的数据具有较强的容错能力，可纠错瞬时数据出现的错误，具有异步置位复位功能，可接受低电平时钟信号，降低了电路功耗，并能加快信号产生速度，提高了信号传输及反应准确性。
- 一种带置位端的D触发器-201510278526.0
- 孙大成;陈智;王爽 - 中国电子科技集团公司第四十七研究所
- 2015-05-27 - 2017-06-06 - H03K3/356
- 一种带置位端的D触发器，包括时钟模块、延时滤波模块、主从级DICE锁存器模块、输出模块；其中主从级DICE锁存器模块根据从时钟模块输出的时钟信号，和通过所述延时滤波模块接收的外部数据信号，向数据输出模块输出相应的数据信号。主从级DICE锁存器模块设置有置位端；所述延时滤波模块用于阻止单粒子效应引起的瞬态脉冲进入到寄存器内部；所述主从级DICE锁存器模块用于修正单粒子效应引起的内部节点发生翻转；所述置位端用于把输出端置1；延时滤波模块起到抗SET的作用，主从级DICE锁存器模块避免内部存储节点发生翻转，起到抗SEU的作用，在版图设计时加入保护带结构，该结构有效地抑制了SEL，也有助于降低电路中的SET脉冲宽度。
- 专利分类
