专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果5个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体集成电路器件-CN201810154403.X有效
  • 池端菜月;田中一雄;户羽健夫;荒川政司 - 瑞萨电子株式会社
  • 2012-08-28 - 2021-10-26 - G11C7/10
  • 本发明涉及一种半导体集成电路器件。本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时,流经晶体管16的电流I1的电流将会减少,且电阻14和电阻14a的连接部(节点D)的电位将变高。将所述电位输入(负反馈)到晶体管18的栅极而使该栅极电位变高,由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时,由于电流I1的电流过多而使节点D的电位下降。因此,晶体管18的栅极电位(负反馈)将下降,而可调小尾电流量I_TAIL。所以,可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
  • 半导体集成电路器件
  • [发明专利]半导体集成电路器件-CN201210309382.7有效
  • 池端菜月;田中一雄;户羽健夫;荒川政司 - 瑞萨电子株式会社
  • 2012-08-28 - 2013-03-13 - G11C7/10
  • 本发明公开了一种改善差分放大电路输出信号特性的方法。在输入数据信号为“Low”电平时,流经晶体管16的电流I1的电流将会减少,且电阻14和电阻14a的连接部(节点D)的电位将变高。将所述电位输入(负反馈)到晶体管18的栅极而使该栅极电位变高,由此便可调大尾电流量I_TAIL。在输入数据信号为“High”电平时,由于电流I1的电流过多而使节点D的电位下降。因此,晶体管18的栅极电位(负反馈)将下降,而可调小尾电流量I_TAIL。所以,可通过输入波形的上升沿和下降沿来缩短与输出波形之间的延迟时间的差。
  • 半导体集成电路器件
  • [发明专利]半导体集成电路-CN200610105982.6无效
  • 户羽健夫;田中一雄;丰岛俊辅 - 株式会社瑞萨科技
  • 2006-07-21 - 2007-01-24 - G11C7/10
  • 本发明提供一种具有两种输入/输出电路的半导体集成电路,其以合理的配置实现了更高的速度和更高的封装密度。半导体集成电路具有工作在第一电源电压上的第一输入/输出电路、工作在低于第一电源电压的第二电源电压上的内部电路、以及工作在低于第一电源电压的第三电源电压上的第二输入/输出电路。在第一输入/输出电路的输出电路中,通过电平偏移器将对应于第二电源电压的信号幅度转换成对应于第一电源电压的信号幅度,并且驱动构成该输出电路的P沟道MOSFET和N沟道MOSFET。在第二输入/输出电路的输出电路中,通过电平偏移器以类似于上述的方式产生驱动信号来驱动第二和第三N沟道MOSFET,该第二和第三N沟道MOSFET用于产生具有对应于第三电源电压的信号幅度的输出信号。
  • 半导体集成电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top