[发明专利]半导体装置的制造方法有效
申请号: | 201711159927.X | 申请日: | 2017-11-20 |
公开(公告)号: | CN108133881B | 公开(公告)日: | 2021-10-15 |
发明(设计)人: | 熊泽辉显;副岛成雅;竹内有一 | 申请(专利权)人: | 株式会社电装 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/68 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 苏卉;高培培 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体装置的制造方法,能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中,在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中,在对负载锁定室和成膜室进行了减压的状态下,反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中,从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中,使表面电极与主半导体晶片进行肖特基接触。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
一种半导体装置的制造方法,所述制造方法包括如下的工序:安设工序,在具有负载锁定室和成膜室的电极形成装置的所述负载锁定室内安设多个辅助半导体晶片和以碳化硅为主材料的多个主半导体晶片;处理工序,在对所述负载锁定室和所述成膜室进行了减压的状态下,反复进行将所述多个主半导体晶片中的一部分从所述负载锁定室输送到所述成膜室并在输送到所述成膜室内的所述主半导体晶片的表面形成表面电极的处理;取出工序,从所述电极形成装置取出所述多个辅助半导体晶片和形成有所述表面电极的所述多个主半导体晶片,在所述多个辅助半导体晶片上没有通过所述电极形成装置形成电极;及肖特基接触工序,使所述表面电极与所述主半导体晶片进行肖特基接触。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社电装,未经株式会社电装许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711159927.X/,转载请声明来源钻瓜专利网。
- 上一篇:氧化铝蚀刻停止层的沉积
- 下一篇:一种集成电路板的清洗方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造