[发明专利]半导体装置的制造方法

说明书

本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。

技术领域

本说明书公开的技术涉及具有肖特基电极的半导体装置的制造方法。

背景技术

专利文献1公开了在以SiC(碳化硅)为主材料的半导体晶片的表面上形成肖特基电极的技术。在该技术中，肖特基电极的与半导体晶片接触的部分由氧化物层构成。根据该技术，能够提高肖特基电极的势垒高度。

在先技术文献

专利文献1：日本特开2010-225877号公报

发明内容

发明要解决的课题

在以SiC为主材料的半导体晶片的表面形成肖特基电极时，能够使用具有装载锁定室和成膜室的电极形成装置。在使用上述的电极形成装置的情况下，首先，在负载锁定室内安设多个半导体晶片。接下来，对负载锁定室和成膜室的内部进行减压。接下来，从负载锁定室将预定数量(例如一块)的半导体晶片向成膜室输送，在成膜室内在半导体晶片的表面形成表面电极。当在成膜室内表面电极的形成完成时，将另一半导体晶片从负载锁定室向成膜室输送，而在输送来的半导体晶片形成表面电极。通过反复进行该处理，而在各半导体晶片的表面形成表面电极。然后，从电极形成装置取出半导体晶片，对半导体晶片实施热处理等，由此能够使表面电极与半导体晶片进行肖特基接触。或者，也可以在形成表面电极的同时，使表面电极与半导体晶片进行肖特基接触。即，表面电极成为肖特基电极。

在使用上述电极形成装置来形成肖特基电极的情况下，可知按照各半导体晶片而肖特基电极的势垒高度产生变动。更详细而言，可知在安设在负载锁定室内的多个半导体晶片中，在较早的时间点形成表面电极的半导体晶片(以下，称为早期的半导体晶片)与在较晚的时间点形成表面电极的半导体晶片(以下，称为晚期的半导体晶片)相比，肖特基电极的势垒高度升高。因此，在量产时，难以准确地控制肖特基电极的势垒高度。因此，在本说明书中，提供一种更准确地控制肖特基电极的势垒高度的技术。

用于解决课题的方案

作为势垒高度产生差异的理由之一，本申请发明者们想到了半导体晶片的表面的水分量的影响。通常，在半导体晶片的表面存在微量的水分。当在半导体晶片的表面形成肖特基电极时，可想到水分中的氧原子进入半导体晶片与肖特基电极的界面(肖特基界面)。氧原子可认为在肖特基界面处作为某些氧化物而存在。势垒高度根据肖特基界面的状态不同而受到较大的影响，因此可认为根据存在于肖特基界面的氧原子的量不同而势垒高度发生变化。即，可认为在形成肖特基电极时，根据半导体晶片的表面存在的水分量不同而肖特基电极的势垒高度发生变化。

当在负载锁定室内安设多个半导体晶片并对负载锁定室内进行减压时，水分从半导体晶片的表面脱离(气化)。因此，在负载锁定室内等待期间，半导体晶片的表面的水分量减少。早期的半导体晶片由于在负载锁定室内等待的时间短，因此以表面的水分量多的状态在其表面形成表面电极。因此，在早期的半导体晶片中，可认为进入肖特基界面的氧原子多，其肖特基界面的势垒高度高。另一方面，晚期的半导体晶片由于在负载锁定室内等待的时间长，因此以表面的水分量少的状态在其表面形成表面电极。因此，在晚期的半导体晶片中，可认为进入肖特基界面的氧原子少，其肖特基界面的势垒高度低。基于以上的考察，在本说明书中提出了以下的制造方法。