[发明专利]P型MOSFET的制作方法在审
| 申请号： | 201711102808.0 | 申请日： | 2017-11-09 |
| 公开（公告）号： | CN107749398A | 公开（公告）日： | 2018-03-02 |
| 发明（设计）人： | 徐秋霞;许高博;陶桂龙;李俊峰;陈大鹏;叶甜春 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/78 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 任岩 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种P型MOSFET的制作方法，包括在衬底上形成P型MOSFET的一部分，包括在衬底上方的假栅叠层以及围绕假栅叠层的栅极侧墙；去除假栅叠层以形成栅极开口；在栅极开口处依次形成界面氧化物层、高K栅介质层和第一金属栅层；利用各向同性的等离子体掺杂在第一金属栅层中掺杂离子，使掺杂离子仅仅分布在第一金属栅层中；在第一金属栅层上形成第二金属栅层以填充栅极开口；以及进行退火处理使掺杂离子扩散并聚积在高K栅介质层与第一金属栅层之间的上界面处以及高K栅介质层与界面氧化物层之间的下界面处，并且在该上界面处、下界面处通过界面反应形成电偶极子。该方法解决了离子注入阴影效应、小能量注入时的能量污染等问题。 | ||
| 搜索关键词： | mosfet 制作方法 | ||
【主权项】：
一种P型MOSFET的制作方法，包括：在衬底上形成P型MOSFET的一部分，包括：位于衬底中的源/漏区、在衬底上方位于源/漏区之间的假栅叠层以及围绕假栅叠层的栅极侧墙；去除假栅叠层以在栅极侧墙内侧形成栅极开口，使衬底的表面露出；在栅极开口处依次形成界面氧化物层、高K栅介质层和第一金属栅层；利用各向同性的等离子体掺杂方法在第一金属栅层中掺杂离子，并控制等离子体的能量，使得掺杂离子仅仅分布在第一金属栅层中，并根据期望的阈值电压控制掺杂离子注入的剂量；其中，所述掺杂离子为能够增加有效功函数的P型掺杂剂；在第一金属栅层上形成第二金属栅层以填充栅极开口；以及进行退火处理使掺杂离子扩散并聚积在高K栅介质层与第一金属栅层之间的上界面处以及高K栅介质层与界面氧化物层之间的下界面处，并且在该上界面处、下界面处通过界面反应均形成电偶极子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711102808.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种双速锥形转子电机
- 下一篇：一种电机转子总成
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
