[发明专利]P型MOSFET的制作方法

说明书

技术领域

本公开属于半导体技术领域，涉及一种P型MOSFET的制作方法。

背景技术

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸不断减小。MOSFET的尺寸缩小导致严重的短沟道效应，漏电流急剧增加，驱动电流减小。高K栅介质的使用使得可以在保持等效氧化物厚度(EOT)不变的情形下增加栅介质的物理厚度，因而可以降低栅隧穿漏电流，同时EOT的减小，可使驱动电流增加。然而，传统的多晶硅栅与高K栅介质不兼容。金属栅与高K栅介质一起使用不仅可以避免多晶硅栅的耗尽效应，减小栅电阻，还可以避免硼穿透，提高器件的可靠性。因此，金属栅和高K栅介质的组合在MOSFET中得到了广泛的应用。金属栅和高K栅介质的集成仍然面临许多挑战，如热稳定性问题、界面态问题。特别是由于费米钉扎效应，采用金属栅和高K栅介质的MOSFET难以获得适当低的阈值电压。

P型MOSFET的有效功函数应当在Si的价带顶附近(5.2eV左右)。对于P型MOSFET，期望选择合适的金属栅和高K栅介质的组合以实现所需的阈值电压。然而，仅仅通过材料的选择获得如此低的有效功函数是困难的。现有技术中，通过利用离子注入的方法在第一金属栅层中进行掺杂并通过随后的退火过程调节掺杂离子在栅叠层中的分布，以调节MOSFET的阈值电压，但是，现有的离子注入的方法进行掺杂存在其固有的缺点，包括：离子注入阴影效应；在小能量注入时的能量污染问题及生产效率低下的问题。

发明内容

(一)要解决的技术问题

本公开提供了一种P型MOSFET的制作方法，极好地解决了以上所遇到的技术问题。

(二)技术方案

根据本公开的一个方面，提供了一种P型MOSFET的制作方法，包括：在衬底上形成P型MOSFET的一部分，包括：位于衬底中的源/漏区、在衬底上方位于源/漏区之间的假栅叠层以及围绕假栅叠层的栅极侧墙；去除假栅叠层以在栅极侧墙内侧形成栅极开口，使衬底的表面露出；在栅极开口处依次形成界面氧化物层、高K栅介质层和第一金属栅层；利用各向同性的等离子体掺杂方法在第一金属栅层中掺杂离子，并控制等离子体的能量，使得掺杂离子仅仅分布在第一金属栅层中，并根据期望的阈值电压控制掺杂离子注入的剂量；其中，所述掺杂离子为能够增加有效功函数的P型掺杂剂；在第一金属栅层上形成第二金属栅层以填充栅极开口；以及进行退火处理使掺杂离子扩散并聚积在高K栅介质层与第一金属栅层之间的上界面处以及高K栅介质层与界面氧化物层之间的下界面处，并且在该上界面处、下界面处通过界面反应均形成电偶极子。

在本公开的一些实施例中，等离子体掺杂的能量介于0.1keV-20keV之间。

在本公开的一些实施例中，离子注入的剂量介于1E13-5E15cm^-2之间。

在本公开的一些实施例中，P型掺杂剂包括：硼的氢化物、氟化物及氯化物，为如下材料中的一种或其组合：B₂H₆、B₄H₁₀、B₆H₁₀、B₁₀H₁₄、B₁₈H₂₂、BF₃或BCl₃。

在本公开的一些实施例中，高K栅介质层的材料为如下材料的一种或其组合：ZrO₂、ZrON、ZrSiON、HfZrO、HfZrON、HfON、HfO₂、HfAlO、HfAlON、HfSiO、HfSiON、HfLaO或HfLaON。

在本公开的一些实施例中，第一金属栅层的材料为如下材料中的一种或其组合：TiN、TaN、MoN、WN、TaC或TaCN；和/或第二金属栅层包括多层金属材料，其中紧靠第一金属栅层的金属材料选择吸氧性能好的金属，包括：Ti，TiAl，Ta中的至少一种；然后是势垒阻挡层金属，包括：TiN，TaN，Ta，MoN，AlN，WN中的一种或两种；最后是填充金属，包括：W，Al，TiAl，Mo中的一种或两种。

在本公开的一些实施例中，高K栅介质层的厚度介于1.5nm-5nm之间；和/或第一金属栅层的厚度介于2nm-10nm之间。

在本公开的一些实施例中，进行退火处理使掺杂离子扩散的条件为：退火温度为350℃-450℃，退火时间为20min-90min。