[发明专利]一种半导体器件电连接结构及其制造方法有效
| 申请号： | 201710377940.6 | 申请日： | 2017-05-24 |
| 公开（公告）号： | CN107275310B | 公开（公告）日： | 2020-01-03 |
| 发明（设计）人： | 周志健;朱二辉;陈磊;杨力建;于洋;邝国华 | 申请（专利权）人： | 广东合微集成电路技术有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L21/768 |
| 代理公司： | 44332 广东莞信律师事务所 | 代理人： | 曾秋梅 |
| 地址： | 523808 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件电连接结构及其制造方法。所述的半导体器件电连接结构由顶层半导体材料、绝缘层和衬底半导体材料构成；绝缘层位于顶层半导体材料和衬底半导体材料之间；顶层半导体材料和衬底半导体材料为反相掺杂；在顶层半导体材料上设有掺杂区；通过掺杂区设有与衬底半导体材料连通的电连接孔；电连接孔内设有电连接层；衬底半导体材料上设有电隔离沟槽；被电隔离沟槽包围的衬底半导体材料与电连接层相连；衬底半导体材料上设电绝缘层；电绝缘层上设有电接触孔；电接触孔内形成有金属引脚。本发明解决了芯片后续三维(3D)封装的成本及工艺复杂度高、电连接结构制作工艺先后顺序灵活性差或成本高的问题；可用基于绝缘衬底上的硅(SOI)晶圆制作该电连接结构。 | ||
| 搜索关键词： | 一种 半导体器件 连接 结构 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件电连接结构，所述的半导体器件电连接结构由顶层半导体材料、绝缘层和衬底半导体材料构成；绝缘层位于顶层半导体材料和衬底半导体材料之间；其特征在于：/n顶层半导体材料和衬底半导体材料为反相掺杂；即当顶层半导体材料为N型掺杂时，衬底半导体材料为P型掺杂；当顶层半导体材料为P型掺杂时，衬底半导体材料为N型掺杂；/n在顶层半导体材料上设有掺杂区；通过掺杂区设有与衬底半导体材料连通的电连接孔；电连接孔内设有电连接层；电连接层材料为掺杂与顶层半导体材料掺杂相反的半导体导电材料；/n衬底半导体材料上设有电隔离沟槽；被电隔离沟槽包围的衬底半导体材料与电连接层相连；/n衬底半导体材料上设有电绝缘层；在电隔离沟槽包围的衬底半导体材料的电绝缘层上设有电接触孔；电接触孔内形成有金属并形成金属引脚。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东合微集成电路技术有限公司，未经广东合微集成电路技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710377940.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储器装置-201910708940.9
- 金熙中;李基硕;金根楠;黄有商 - 三星电子株式会社
- 2019-08-01 - 2020-02-14 - H01L23/528
- 半导体装置可以包括堆叠结构，该堆叠结构包括竖直堆叠在衬底上的多个层，以及竖直延伸以穿透堆叠结构的多个栅电极。多个层中的每一个可包括多个半导体图案，其沿第一方向平行延伸；位线，其电连接到半导体图案并沿与第一方向相交的第二方向延伸；第一气隙，其在位线上；以及数据存储元件，其电连接到半导体图案中的对应的一个。第一气隙插入在多个层中的第一层的位线和多个层中的第二层的位线之间。
- 半导体器件及其制造方法-201610059926.7
- 李南宰 - 爱思开海力士有限公司
- 2016-01-28 - 2020-02-14 - H01L23/528
- 本文中提供了一种半导体器件，该半导体器件包括：顺序地层叠在衬底之上的N个层叠组(其中，N是大于或等于2的自然数)，每个层叠组包括交替层叠的层间绝缘膜和导电图案；以及N个凹部，每个凹部具有形成在层叠组的层间绝缘膜和导电图案中的阶梯式侧壁，该N个凹部中的每个具有沿第一方向排列的阶梯式侧壁。
- 用于半导体器件的功率金属化结构-201910693203.6
- R.K.约希;R.佩尔策;A.比尔克;M.内尔希贝尔;S.施密德鲍尔 - 英飞凌科技奥地利有限公司
- 2019-07-30 - 2020-02-11 - H01L23/528
- 公开了用于半导体器件的功率金属化结构。半导体器件包括半导体衬底、形成在半导体衬底上面的功率金属化结构、以及形成在功率金属化结构和半导体衬底之间的阻挡层。阻挡层被配置为防止金属原子在朝向半导体衬底的方向上从功率金属化结构扩散。功率金属化结构在第一区中与阻挡层或者形成在阻挡层上的导电层直接接触。半导体器件进一步包括在第二区中被插入在阻挡层和功率金属化结构之间的钝化层。还描述了制造半导体器件的对应方法。
- 具有标准单元架构的电路-201910551500.7
- 马太·别尔津斯;查理斯·A·康奈尔 - 三星电子株式会社
- 2019-06-24 - 2020-01-17 - H01L23/528
- 一种具有标准单元架构的电路，其中标准单元架构提供对电源电压降的改进的抗扰性，并不在标准单元的连续行电源轨上引发电源电压降，且维持标准单元环境兼容性。电路包括形成于衬底上方不同距离处的第一金属层和第二金属层。至少一个第一标准单元驱动第一时序信号，且包含从第一金属层中的第一电源轨接收电力的至少一个晶体管。至少一个第二标准单元驱动第二时序信号，且包含从第二金属层中的第二电源轨接收电力的至少一个晶体管。第二电源轨具有低峰值噪声水平和低于第一金属层的电阻的电阻。
- 集成电路-201710263586.4
- 杉谷拓海;久留须整 - 三菱电机株式会社
- 2017-04-20 - 2020-01-17 - H01L23/528
- 本发明涉及一种集成电路，涉及具有适合在高频带进行利用的多级放大器的集成电路，目的在于得到一种具有多级放大器、能够抑制经由接地面的反馈的集成电路。本发明涉及的集成电路具有：第1放大级；第2放大级；第1信号线路，其将所述第1放大级的输出和所述第2放大级的输入连接；第1接地面，其与所述第1放大级连接；第2接地面，其与所述第2放大级连接；以及至少1个接地线，其将所述第1接地面和所述第2接地面连接，所述接地线的中心线的长度为10μm～1mm，所述接地线的宽度的总和小于或等于所述第1接地面的宽度的3分之1，将所述中心线的长度除以所述宽度的总和得到的值即图案比大于或等于1。
- 半导体存储器件及工艺方法-201910939116.4
- 詹益旺;童宇诚;黄永泰;李武新;佘法爽 - 福建省晋华集成电路有限公司
- 2019-09-30 - 2020-01-14 - H01L23/528
- 本发明公开了一种半导体存储器件，其位线为多层结构，包含下层导电材料、中层导电材料、上层导电材料以及顶层硬掩模层；所述下层导电材料与中层导电材料、上层导电材料依次叠加形成多层导电结构，在半导体衬底中还具有位线接触凹槽，所述位线位于半导体衬底表面的绝缘夹层上，以及位线接触凹糟中，所述位于绝缘夹层上的位线与绝缘夹层的横向接触面积大，位于位线接触凹槽中的位线与位线接触凹槽的底部横向接触面积小，提高了位线之间的横向隔离效果，改善漏电。本发明制造工艺将不同位线的横向接触宽度的大小交替变化的剖面形貌通过刻蚀工艺一步完成，不增加额外的工艺步骤。
- 包含模塑柱中的穿通孔的半导体装置-201810686950.2
- 张亚舟;邱进添;张聪 - 晟碟信息科技(上海)有限公司
- 2018-06-28 - 2020-01-07 - H01L23/528
- 公开了一种半导体装置，其包含半导体裸芯的堆叠体。随着半导体裸芯被添加到堆叠体，在半导体裸芯中形成开口，其中开口在堆叠体的不同级对准。开口填充有电绝缘化合物，以穿过堆叠体中的全部半导体裸芯形成模塑柱。在将全部半导体裸芯添加到堆叠体之后，可以穿过模塑柱钻取通孔，以将堆叠体中的每个半导体裸芯电互连。
- 半导体封装件和使用所述半导体封装件的封装模块-201610048476.1
- 河政圭 - 三星电子株式会社
- 2016-01-25 - 2020-01-07 - H01L23/528
- 公开了半导体封装件和使用所述半导体封装件的封装模块。所述半导体封装件包括柔性膜基底，柔性膜基底包括置于柔性膜基底的内部区域和外部区域之间的切割线与芯片安装区域，所述切割线部分地围绕内部区域。半导体封装件还包括第一互连线和第二互连线，第一互连线在内部区域中从芯片安装区域的第一侧向柔性膜基底的内部区域的边缘延伸，第二互连线在外部区域中从芯片安装区域的第二侧向柔性膜基底的外部区域的边缘延伸。内部区域的边缘和外部区域的边缘位于芯片安装区域的第一侧上。
- 一种半导体器件电连接结构及其制造方法-201710377940.6
- 周志健;朱二辉;陈磊;杨力建;于洋;邝国华 - 广东合微集成电路技术有限公司
- 2017-05-24 - 2020-01-03 - H01L23/528
- 本发明涉及一种半导体器件电连接结构及其制造方法。所述的半导体器件电连接结构由顶层半导体材料、绝缘层和衬底半导体材料构成；绝缘层位于顶层半导体材料和衬底半导体材料之间；顶层半导体材料和衬底半导体材料为反相掺杂；在顶层半导体材料上设有掺杂区；通过掺杂区设有与衬底半导体材料连通的电连接孔；电连接孔内设有电连接层；衬底半导体材料上设有电隔离沟槽；被电隔离沟槽包围的衬底半导体材料与电连接层相连；衬底半导体材料上设电绝缘层；电绝缘层上设有电接触孔；电接触孔内形成有金属引脚。本发明解决了芯片后续三维(3D)封装的成本及工艺复杂度高、电连接结构制作工艺先后顺序灵活性差或成本高的问题；可用基于绝缘衬底上的硅(SOI)晶圆制作该电连接结构。
- 半导体器件-201611165928.0
- V.阮;T.奥斯津达;白宗玟;安商燻;金秉熙;刘禹炅;李来寅 - 三星电子株式会社
- 2016-12-16 - 2019-12-24 - H01L23/528
- 一种半导体器件可以包括：基板；第一中间绝缘层，在基板上并具有开口；导电图案，设置在开口中；第一至第四绝缘图案，堆叠在设置有导电图案的基板上；和第二中间绝缘层，设置在第四绝缘图案上。
- IO功率总线网格结构设计-201580060178.8
- R·V·辛格瓦;R·T·谢蒂 - 高通股份有限公司
- 2015-10-15 - 2019-12-20 - H01L23/528
- 一种MOS器件包括IO焊盘环。该MOS器件包括位于IO焊盘环的第一侧上的第一IO焊盘以及位于IO焊盘环的第二侧上的第二IO焊盘。第一IO焊盘包括在第一方向上延伸的金属x层功率互连。第一金属x层功率互连是金属x层的功率互连。第二侧与第一侧呈90°。第二IO焊盘包括在第一方向上延伸的第二金属x层功率互连。第二金属x层功率互连是金属x层的功率互连。第二IO焊盘还可包括与第二IO焊盘的第二金属x层功率互连正交地延伸的金属x+1层功率互连或金属x‑1层功率互连中的至少一者。
- 具有分散式配线的芯片结构-201710135008.2
- 安东尼·K·史塔佩尔;兰迪·L·沃夫;马克·D·贾菲 - 格罗方德半导体公司
- 2017-03-08 - 2019-12-17 - H01L23/528
- 本发明涉及具有分散式配线的芯片结构，其包括分散式配线布局的芯片结构，以及用以形成此类芯片结构的制作方法。形成包括多个第一装置区及多个第二装置区的装置结构。形成包括与该多个第一装置区耦合的第一电线的第一配线阶。形成包括与该多个第二装置区耦合的第二电线的第二配线阶。该第一配线阶通过该绝缘体上硅衬底的埋置型氧化物层与该第二配线阶垂直分开。
- 一种位线结构及半导体存储器-201910875708.4
- 詹益旺;黄永泰;朱贤士;黄丰铭;巫俊良;童宇诚 - 福建省晋华集成电路有限公司
- 2019-09-17 - 2019-12-10 - H01L23/528
- 本发明公开了一种位线结构及半导体存储器，包括：基底；位于所述基底上的多条位线，其中，所述位线包括自所述基底起依次叠加设置的接触层和导线层，所述接触层在所述基底上的垂直投影位于所述导线层在所述基底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。由上述内容可知，本发明提供的技术方案，在制作位线结构时将导线层作为掩膜，而后对接触层所在材料结构层进行刻蚀，最终制备得到横截面宽度小于导线层的接触层。由于将导线层作为掩膜而无需单独制备刻蚀接触层时相应掩膜层，进而缩减了位线结构的制程，亦即缩减了半导体存储器的制程，降低了制作成本。
- 互连结构及其形成方法-201610916225.0
- 张哲诚;林志翰 - 台湾积体电路制造股份有限公司
- 2016-10-21 - 2019-12-03 - H01L23/528
- 本发明实施例提供了一种互连结构，包括非绝缘体结构、介电结构、导电结构和第一介电保护层。介电结构，存在于非绝缘体结构上。介电结构具有在其中的沟槽开口和通孔开口。通孔开口在沟槽开口和非绝缘体结构之间。导电结构，存在于沟槽开口和通孔开口中，并电连接至非绝缘体结构。第一介电保护层，存在于导电结构和沟槽开口的至少一个侧壁之间。本发明实施例涉及互连结构及其形成方法。
- 走线结构、显示基板及显示装置-201910847817.5
- 王本莲;王丽;陈义鹏;左岳平;刘政 - 京东方科技集团股份有限公司;成都京东方光电科技有限公司
- 2017-04-28 - 2019-11-15 - H01L23/528
- 本发明提供一种走线结构、显示基板及显示装置，属于显示技术领域。本发明的走线结构，包括依次连接的多个镂空图案；其中，每个所述镂空图案包括具有第一图形的第一导电部和具有第二图形的第二导电部，所述第一导电部和所述第二导电部相互连接，且所述第一图形和所述第二图形状不同。由于本发明中的走线结构由多个镂空图案依次连接构成，每个镂空图案中的第一导电部和第二导电部的形状不同，所以即使在走线结构在发生弯折、拉伸、扭曲过程中一种形状的导电部断裂，另一种形状的导电部还可以保证走线结构的良好导电性。特别是对于柔性基板而言，由于柔性基板本身的性质，其容易发生弯曲采用本发明中的走线结构，可大大提高柔性基板的良率。
- 专利分类
