[发明专利]一种位线预充电和放电电路以及存储器有效
| 申请号： | 201611130662.6 | 申请日： | 2016-12-09 |
| 公开（公告）号： | CN108615541B | 公开（公告）日： | 2021-04-06 |
| 发明（设计）人： | 权彝振;倪昊;杨家奇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | G11C16/24 | 分类号： | G11C16/24;G11C7/12 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种位线预充电和放电电路以及存储器，所述位线预充电和放电电路包括：位线偏压监控模块，用于监控所述位线的位线偏压并输出位线检测信号；选择控制模块，连接所述位线偏压监控模块，并用于基于所述位线检测信号生成选择设置信号；位线偏压调节模块，连接所述选择控制模块，用于基于所述选择设置信号生成参考偏压，并基于所述参考偏压将所述位线的位线偏压调节至目标位线偏压。本发明的位线预充电和放电电路以及存储器，能够在非常短的时间内准确调节到所需的位线偏压，从而增加读取速度。 | ||
| 搜索关键词： | 一种 位线预 充电 放电 电路 以及 存储器 | ||
【主权项】：
1.一种位线预充电和放电电路，用于为存储器中的位线进行预充电和放电，其特征在于，所述位线预充电和放电电路包括：位线偏压监控模块，用于监控所述位线的位线偏压并输出位线检测信号；选择控制模块，连接所述位线偏压监控模块，并用于基于所述位线检测信号生成选择设置信号；位线偏压调节模块，连接所述选择控制模块，用于基于所述选择设置信号生成参考偏压，并基于所述参考偏压将所述位线的位线偏压调节至目标位线偏压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611130662.6/，转载请声明来源钻瓜专利网。
- 上一篇：存储器装置和操作存储器装置的方法
- 下一篇：存储装置与防止意外的编程的方法
- 同类专利
- 半导体存储装置-201910561428.6
- 鎌田义彦;児玉择洋;石崎佑树;出口阳子 - 铠侠股份有限公司
- 2019-06-26 - 2023-10-17 - G11C16/24
- 实施方式提供一种能够缩短读出动作的期间的半导体存储装置。一种实施方式的半导体存储装置具备第1存储单元晶体管、连接在所述第1存储单元晶体管的第1端的位线、连接在所述第1存储单元晶体管的第2端的源极线、及控制电路。所述控制电路配置为：在从所述第1存储单元晶体管进行读出动作时，在第1期间，对所述位线施加第1电压，在所述第1期间之后的第2期间，对所述位线施加大于所述第1电压的第2电压，并且对所述源极线施加小于所述第1电压的第3电压，在所述第2期间之后的第3期间，感测所述第1存储单元晶体管的数据。
- 三维存储器装置中的页缓冲器电路-202180002086.X
- 陈腾;王砚;栗山正男 - 长江存储科技有限责任公司
- 2021-06-29 - 2023-09-15 - G11C16/24
- 本公开内容提供了3D NAND存储器装置的缓冲器电路。在一些实施例中，缓冲器电路包括：第一位线段感测分支，连接到第一位线段且包括低电压锁存器；以及第二位线段感测分支，连接到第二位线段且包括感测锁存器。第一位线段感测分支和第二位线段感测分支并联连接到页缓冲器电路的感测节点。
- 一种2T动态随机存储器单元多值写入电路及方法-202310708771.5
- 窦春萌;李智;李伟增;叶望;王琳方;安俊杰;高行行;郭婧蕊;徐丽华;汪令飞;杨冠华;李泠 - 中国科学院微电子研究所
- 2023-06-14 - 2023-09-08 - G11C16/24
- 本说明书实施例提供了一种2T动态随机存储器单元多值写入电路及方法，其中，电路包括：2T1C存储模块，由多个2T1C动态随机存储器单元组成，用于存储数据；字线输入驱动电路，与2T1C存储模块连接，用于控制写字线WWL或读字线RWL的导通状态；电流写驱动电路，连接在2T1C存储模块之后，用于将写位线WBL和读位线RBL形成二极管形式，向选中的2T1C动态随机存储器单元写入数据；多路选择器，连接在2T1C存储模块之后，用于在读出阶段选择读位线RBL；数据读出电路，连接在多路选择器之后，用于在读出阶段将多路选择器选择的读位线RBL进行电压钳位，读取电流输出；地址和时序控制电路，与字线输入驱动电路、电流写驱动电路、多路选择器及数据读出电路连接。
- 存储器件-202210878542.3
- 前嶋洋 - 铠侠股份有限公司
- 2022-07-25 - 2023-09-05 - G11C16/24
- 实施方式提供一种能够抑制消耗电流的增加并且减少电路面积的存储器件。一实施方式的存储器件具备：第1存储单元及第2存储单元，分别与第1列地址建立对应；第1感测放大器组件；第1位线，将第1存储单元与第1感测放大器组件之间连接；以及第2位线，将第2存储单元与第1感测放大器组件之间连接。
- 存储器装置及其操作方法-202210234594.7
- 吴冠纬;张耀文;杨怡箴 - 旺宏电子股份有限公司
- 2022-03-10 - 2023-09-05 - G11C16/24
- 本发明提供存储器装置与其操作方法。该存储器装置的操作方法包括：于一读取操作或一写入验证操作结束时，在一字线电压下降阶段，同步施加多个不同逐渐下降信号线参考电压至多个接地选择线与多个串选择线，其中，这些不同逐渐下降信号线参考电压的值有关于这些接地选择线与这些串选择线的多个信号线位置。
- 用于数据恢复的动态位线电压和感测时间增强读取-201980079292.3
- 杨翔;吴建之 - 桑迪士克科技有限责任公司
- 2019-12-17 - 2023-08-25 - G11C16/24
- 本发明提供了用于读取非暂态存储器阵列的方法和系统。当执行默认读取操作并且已失败时，执行动态感测位线电压(VBLC)增强读取或动态感测时间读取。根据动态VBLC增强读取或动态感测时间增强读取，增大VBLC或感测时间，并且以增大的VBLC或增大的感测时间执行读取。如果该增强的读取不成功，并且如果尚未达到最大VBLC或最大感测时间，则再次增加VBLC或感测时间，并执行另一次读取。一旦达到最大VBLC或最大感测时间，如果读取仍然不成功，则报告读取失败。
- 用于NAND闪速存储器的方法和装置-202180069742.8
- 许富菖 - NEO半导体公司
- 2021-08-26 - 2023-08-01 - G11C16/24
- 公开了用于NAND闪速存储器的方法和装置。在实施例中，提供了NAND闪速存储器，包括分别连接到多个位线选择栅极的多个位线以及连接到多个位线选择栅极的页缓冲器。该NAND闪速存储器还包括分别连接到多个位线的多个加载器件。多个加载器件被配置成在读取操作期间提供加载电流。
- 非易失性存储器装置和非易失性存储器装置的操作方法-201810908939.6
- 表锡洙;郑铉泽;宋泰中 - 三星电子株式会社
- 2018-08-10 - 2023-08-01 - G11C16/24
- 本申请提供了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括：存储器单元，其包括存储器单元和伪单元；行解码器，其通过字线连接至存储器单元；伪字线偏置电路，其通过伪字线连接至伪单元；写驱动器和读出放大器，其通过位线连接至存储器单元；以及伪位线偏置电路，其通过伪位线连接至伪单元。伪字线偏置电路被构造为将相同或不同的电压施加至对应的各条伪字线，以将选择的伪单元关断，和调整流动通过伪单元的漏电流；并且通过对伪单元中的漏电流的调整而使存储器单元中的漏电流保持在基本均匀的电平。
- 记忆体装置及其操作方法以及记忆体系统-202310055758.4
- 陈建源;李哲安;谢豪泰;李政宏 - 台湾积体电路制造股份有限公司
- 2023-01-13 - 2023-07-25 - G11C16/24
- 揭示一种记忆体装置及其操作方法以及记忆体系统。在一个态样中，记忆体装置包括连接至记忆体阵列的多个记忆体单元的位元线，位元线具有第一长度。记忆体装置包括具有基于记忆体阵列的大小决定的第二长度的第一可程序位元线，及连接至位元线及第一可程序位元线的电荷共享电路。电荷共享电路用以将电荷自位元线转移至第一可程序位元线。记忆体装置包括连接至第一可程序位元线的放电电路，放电电路用以对第一可程序位元线中的储存电荷放电。
- 半导体装置及编程方法-202010506526.2
- 冈部翔 - 华邦电子股份有限公司
- 2020-06-05 - 2023-07-25 - G11C16/24
- 本发明提供一种能够削减编程动作时的峰值电流的半导体装置及编程方法。本发明的闪存的编程方法包括如下步骤：在时刻t0～t1期间，利用弱驱动的虚拟电压对选择位线及非选位线进行充电，在时刻t1～t2期间，利用强驱动的虚拟电压进行充电，当在时刻t2将连接于选择存储单元的选择位线向GND电平开始放电时，至少在时刻t2～t3期间，至少将非选位线切换为使用弱驱动的虚拟电压进行充电，然后，对选择字线施加编程电压。
- 用于存储器的读取电路、存储器和电子装置-202210022840.2
- 方海彬;王也 - 合肥格易集成电路有限公司
- 2022-01-10 - 2023-07-18 - G11C16/24
- 公开了一种用于存储器的读取电路、存储器和电子装置。该读取电路包括：多个读取单元，每个读取单元连接存储器的对应位线，每个读取单元包括钳位支路和检测支路，钳位支路用于为对应的位线提供钳位电压，并且包括MP1钳位管，所述检测支路包括MN1检测管，MP1钳位管的源极获取第一电压Vref，栅极连接检测支路上的MN1管的源极，漏极连接所述检测晶体管的栅极，所述MN1管的源极连接所述位线；以及公共稳压支路，用于为每个读取单元的钳位支路中的钳位晶体管提供所述第一电压V
- 具有支持存储器操作的虚拟行的非易失性存储器-202310526373.1
- V·拉纳 - 意法半导体国际有限公司
- 2017-08-07 - 2023-07-04 - G11C16/24
- 本发明涉及具有支持存储器操作的虚拟行的非易失性存储器。一种存储器阵列，包括多个行和列、具有存储器单元部分和虚拟单元部分。位线连接至这些存储器单元和该虚拟单元部分。该虚拟单元部分包括第一行虚拟单元和第二行虚拟单元。该第一行中的这些虚拟单元与这些位线的第一位线组的相应位线具有第一连接并且与第一源极线具有第二连接。该第二行中的这些虚拟单元与该多条位线的第二位线组的相应位线具有第一连接并且与第二源极线具有第二连接。选择性地致动这些虚拟单元以根据存储器操作模式将该第一和第二源极线处的电压分别耦合至该第一和第二位线组。
- 具有高导电率及低互电容的位线以及相关设备、计算系统及方法-202211665200.X
- A·N·斯卡伯勒;D·R·埃科诺米;J·S·布朗;J·D·霍普金斯;J·D·格林利;M·K·拉玛萨哈亚姆;R·J·克莱因 - 美光科技公司
- 2022-12-23 - 2023-06-30 - G11C16/24
- 本发明公开具有高导电率及低互电容的位线以及相关设备、计算系统及方法。一种设备包含：位线，其包含铜；低k介电材料，其在所述位线之间；及气隙，其在所述位线之间。所述低k介电材料机械地支撑所述位线。一种制造存储器装置的方法包含：在电绝缘材料的位线沟槽中形成第一导电材料；移除所述位线沟槽之间的所述电绝缘材料的部分；在所述第一导电材料及所述电绝缘材料的剩余部分上保形地形成低k介电材料；及形成亚保形介电材料以在所述位线沟槽之间形成气隙。所述方法还包含：使所述第一导电材料凹进；及用第二导电材料替换所述第一导电材料的移除部分。
- 非易失性存储器胞及非易失性存储器胞阵列-202211445897.X
- 陈致均;林俊宏 - 力旺电子股份有限公司
- 2022-11-18 - 2023-06-20 - G11C16/24
- 本发明提供一种非易失性存储器胞及非易失性存储器胞阵列。该非易失性存储器胞包括：一第一选择晶体管、一第一浮动栅晶体管、一第二选择晶体管与一第二浮动栅晶体管。第一选择晶体管连接至编程源极线与编程字线。第一浮动栅晶体管具有一浮动栅极。第一浮动栅极连接至第一选择晶体管与编程位线。第二浮动栅晶体管具有一浮动栅极。第二浮动栅极连接至读取源极线。第二选择晶体管连接至第二浮动栅极、读取字线与读取位线。第一浮动栅晶体管的浮动栅极与第二浮动栅晶体管的浮动栅极相互连接。
- 电压生成电路、半导体存储装置及其位线充电方法-202010456375.4
- 冈部翔 - 华邦电子股份有限公司
- 2020-05-26 - 2023-06-06 - G11C16/24
- 本发明提供一种电压生成电路、半导体存储装置及其位线充电方法。电压生成电路(100)包括：(INTVDD)生成电路(110)，从外部电源电压(EXVDD)生成内部电源电压(INTVDD)；(VDD_V1)生成电路(120)，从外部电源电压(EXVDD)生成内部电源电压(VDD_V1)；以及(V1_)驱动电路(130)，使用内部电源电压(VDD_V1)在输出节点生成用于对位线进行充电的充电电压。(V1_)驱动电路(130)可生成具有不同驱动能力的电压(V1)。(V1_)驱动电路(130)在位线的第一充电期间内，利用弱的驱动能力的电压(V1)对位线进行充电，在第二充电期间内，利用强的驱动能力的电压(V1)对位线进行充电。
- 半导体存储装置-201811552550.9
- 前田高志 - 铠侠股份有限公司
- 2018-12-19 - 2023-06-02 - G11C16/24
- 实施方式提供一种能够提高FeNAND的删除性能的半导体存储装置。实施方式的半导体存储装置包含串、位线、阱线及序列发生器。串包含第1选择晶体管、第2选择晶体管及多个存储单元晶体管，所述多个存储单元晶体管串联连接于第1选择晶体管与第2选择晶体管之间，且存储层使用铁电体。位线及阱线分别连接于所述第1及第2选择晶体管。序列发生器在选择了串的删除动作后的删除验证动作中的第1时刻，对存储单元晶体管的栅极施加第1电压(Vevfy)，对第1选择晶体管的栅极施加低于第1电压的第2电压(Vsgrp)，对第2选择晶体管的栅极施加低于第1电压的第3电压(Vsgrp)，对位线施加第4电压(Vbl)，对阱线施加高于第4电压的第5电压(Vsrc)。
- 使用非易失性存储器来实施非易失性计数器的方法和系统-201810472758.3
- 亚当·杰里姆·怀特 - 恩智浦有限公司
- 2018-05-17 - 2023-06-02 - G11C16/24
- 公开了一种使用非易失性存储器来实施非易失性计数器的方法。在实施例中，所述方法涉及分配以下操作：将计数器的低位字跨越所述非易失性存储器中的存储器阵列中的存储器单元存储在非易失性存储器中；和将所述计数器的另外位在所述非易失性存储器中存储在所述存储器阵列外部的存储器单元中，其中基于所述计数器的较高位来针对每一计数确定所述存储器阵列中存储所述低位字的部位。
- 半导体存储器装置及其操作方法-201810967588.6
- 秋宪真 - 爱思开海力士有限公司
- 2018-08-23 - 2023-06-02 - G11C16/24
- 本发明公开一种半导体存储器装置，包括存储器单元阵列、外围电路和控制逻辑。存储器单元阵列包括多个存储块。外围电路对多个存储块之中的选择的存储块执行读取操作。控制逻辑控制外围电路的读取操作。选择的存储块联接到多个位线，并且多个位线被分组成多个位线组。外围电路通过分别向多个位线组施加不同参考电流来执行数据感测。
- 存储器装置及存储器装置的操作方法-201910813053.8
- 李相民;李兴烈 - 爱思开海力士有限公司
- 2019-08-30 - 2023-05-26 - G11C16/24
- 公开了一种存储器装置及存储器装置的操作方法。在连接到被选字线的存储器单元正在被编程的同时，存储器装置向连接到沟道结构的位线施加被设置为依据沟道结构与被选字线的边缘的分隔距离而彼此不同的位线电压。
- 具有支持存储器操作的虚拟行的非易失性存储器-201710667126.8
- V·拉纳 - 意法半导体国际有限公司
- 2017-08-07 - 2023-05-23 - G11C16/24
- 本发明涉及具有支持存储器操作的虚拟行的非易失性存储器。一种存储器阵列，包括多个行和列、具有存储器单元部分和虚拟单元部分。位线连接至这些存储器单元和该虚拟单元部分。该虚拟单元部分包括第一行虚拟单元和第二行虚拟单元。该第一行中的这些虚拟单元与这些位线的第一位线组的相应位线具有第一连接并且与第一源极线具有第二连接。该第二行中的这些虚拟单元与该多条位线的第二位线组的相应位线具有第一连接并且与第二源极线具有第二连接。选择性地致动这些虚拟单元以根据存储器操作模式将该第一和第二源极线处的电压分别耦合至该第一和第二位线组。
- 页缓冲电路及包括其的存储器件-202211028572.1
- 曹溶成 - 三星电子株式会社
- 2022-08-25 - 2023-05-19 - G11C16/24
- 提供了一种页缓冲电路及包括其的存储器件。存储器件包括：存储单元阵列；以及通过多条位线连接到所述存储单元阵列的页缓冲电路，所述页缓冲电路包括与所述位线对应布置的多个页缓冲器，并且所述多个页缓冲器均包括感测节点。所述多个页缓冲器包括第一页缓冲器，并且所述第一页缓冲器包括：第一感测节点，所述第一感测节点被配置为感测数据并且对应于第一金属导线和第二金属导线，所述第一金属导线位于下部金属层，所述第二金属导线电连接到所述第一金属导线并且位于在所述下部金属层上方的上部金属层；以及升压节点，所述升压节点对应于所述上部金属层的与所述第二金属导线相邻的第三金属导线并且被配置为控制所述第一感测节点的升压和降压。
- 一种随机存储器-202220373295.7
- 侯志彬;李瑞天 - 上海格易电子有限公司
- 2022-02-23 - 2023-04-28 - G11C16/24
- 本申请公开了一种随机存储器，该随机存储器：存储单元；字线；互补的位线对；输入输出线对，包括第一输入输出线和第二输入输出线，用于与位线对连接，当位线对对应的列选通模块导通时，位线对通过导通的列选通模块而与输入输出线对连通；初始化模块，连接在第一输入输出线与第二输入输出线之间，在初始化时，初始化模块工作以将第一输入输出线与第二输入输出线上的电压初始化至公共电压，其中，公共电压对应于逻辑低电平。通过上述方式，可以减小整体电路的布局面积，并减少电路功耗。
- 基于NVM器件的CAM器件结构单元、阵列、操作方法和设备-202310121437.X
- 黄鹏;杨昊璋;刘晓彦;康晋锋 - 北京大学
- 2023-02-03 - 2023-04-18 - G11C16/24
- 本公开提供了一种基于NVM器件的CAM器件结构单元、阵列、操作方法和设备。其中，基于NVM器件的CAM器件结构单元包括第一NVM器件单元和第二NVM器件单元。第一NVM器件单元存储与设定存储逻辑值相映射的第一电导值；第二NVM器件单元存储与设定存储逻辑值相映射的第二电导值，与该第一NVM器件单元相邻设置，且连接在同一位线上；其中，当向该第一NVM器件单元施加与设定输入逻辑值相映射的第一输入电压，且向该第二NVM器件单元施加与设定输入逻辑值相映射的第二输入电压时，响应于对该第一NVM器件单元施加的第一读电压和对该第二NVM器件单元施加的第二读电压，读出该位线的位线电流以用于确定欧氏距离。实现了低功耗、高密度且能够满足复杂应用场景需求的CAM系统设计。
- 存储器装置中位线驱动器与页缓冲器电路系统的隔离-202180049883.3
- V·莫斯基亚诺;D·斯里尼瓦桑;A·德亚历山德罗 - 美光科技公司
- 2021-07-16 - 2023-04-04 - G11C16/24
- 一种处于存储器装置中的页缓冲器电路包含：逻辑元件，其经配置以执行关于一或多个存储器存取操作的一系列计算且生成与所述一系列计算相关联的多个计算结果；以及动态存储器元件，其与所述逻辑元件耦合且经配置以存储所述多个计算结果。所述页缓冲器电路另外包含：隔离元件，其耦合在所述逻辑元件与所述动态存储器元件之间，所述隔离元件在被激活时准许来自所述逻辑元件的计算结果传送到所述动态存储器元件；以及一或多个位线驱动器电路，其耦合到所述动态存储器元件且经配置以执行与所述一或多个存储器存取操作相关联且至少部分地基于存储在所述动态存储器元件中的所述多个计算结果的预充电操作。所述一或多个位线驱动器电路可至少部分地基于在解除激活述隔离元件以将所述逻辑元件与所述动态存储器元件断连的第一时间段期间存储于所述动态存储器元件中的第一计算结果来对存储器阵列执行第一预充电操作，且所述逻辑元件经配置以在所述第一时间段期间并行生成第二计算结果。
- 一种非易失性存储器的控制系统-201910440193.5
- 张黄鹏;王颀;霍宗亮 - 中国科学院微电子研究所
- 2019-05-24 - 2023-02-28 - G11C16/24
- 本发明提供了一种非易失性存储器的控制系统，所述非易失性存储器包括：位线驱动模块；所述控制系统包括：控制器、处理模块和时序处理模块；其中，所述控制器用于输出预设序列码至所述处理模块；所述处理模块用于依据所述预设序列码生成目标序列码；所述时序处理模块用于依据所述目标序列码控制所述位线驱动模块的时序。该控制器通过处理模块与时序处理模块进行通信，可以在单步调试模式下，通过控制所述控制器输出预设序列码，实现精细化测试任务，实现了外部控制模式。
- 一种减小存储器位线编程干扰的方法及其存储器-202211378551.2
- 傅志军;夏天 - 聚辰半导体股份有限公司
- 2022-11-04 - 2023-02-03 - G11C16/24
- 本发明公开了一种减小存储器位线编程干扰的方法及其存储器，该方法包含：所述存储器包含的多个存储阵列中包含多个相同的存储单元和多个位线，一个位线连接同一列的存储单元，不同的位线对应不同列的存储单元，将相邻位线采用不同层的金属线走线；在至少一层同层金属线走线的至少两个位线之间设置一条与此两条位线平行的接地金属线。其优点是：该方法在至少一层同层金属线走线的至少两个位线之间设置一条与此两条位线平行的接地金属线以减小编程时位线之间的相互干扰，在不增加芯片面积开销的情况下，有效的抑制了位线耦合导致的编程干扰效应。
- 存储器-202110869578.0
- 李响;朱晓明;陈一峰;蓝天 - 超聚变数字技术有限公司
- 2021-07-30 - 2023-02-03 - G11C16/24
- 本申请提供一种存储器，包括沿第一方向间隔排列的多个字线、沿第二方向间隔排列的多个位线、多个储存单元以及至少一个隔离器件，每一位线与多个字线相互交叉设置，每一位线和每一字线的交叉处设有一个储存单元，储存单元分别与字线和位线电连接，隔离器件位于位线中，具有隔离器件的位线包括第一子位线和第二子位线，至少部分隔离器件位于第一子位线和第二子位线之间，隔离器件用于将第一子位线和第二子位线连通或者截止。本申请提供的存储器在位线中间加上隔离器件后，在对近段的储存单元进行读操作和写操作时，电压无需对位线上的所有储存单元加载，对近段储存单元可减缓时延，提升存储器数据读写效率。
- 用于擦除非易失性存储器装置中的数据的设备和方法-202210268239.1
- 权兑辉 - 爱思开海力士有限公司
- 2022-03-18 - 2023-01-17 - G11C16/24
- 本公开涉及一种用于擦除非易失性存储器装置中的数据的设备和方法。存储器装置包括多个非易失性存储器单元和控制电路。多个非易失性存储器单元可以存储数据并且被串联布置在位线和源极线之间。控制电路在用于擦除存储在多个非易失性存储器单元中的数据的擦除操作期间使通过位线和源极线进行的对在由多个非易失性存储器单元形成的沟道中累积的电荷的放电同步。
- 一种超短沟道NOR闪存阵列、制造工艺及编程方法-202211304155.5
- 王立中 - 芯立嘉集成电路（杭州）有限公司
- 2022-10-24 - 2023-01-06 - G11C16/24
- 本发明公开了一种超短沟道NOR闪存阵列、制造工艺及编程方法，其中NOR闪存阵列包括阵列排布的NVM单元，处于第一方向上的所述NVM单元的控制栅极依次连接形成字线，处于第二方向上且相邻的所述NVM单元构成NVM单元对，所述NVM单元对中的所述NVM单元的源极公用同一源极，处于第一方向上的所述NVM单元的源极依次连接形成公共源极线，所述NVM单元的漏极上连接有金属触点，处于第二方向上的所述NVM单元的金属触点依次连接形成金属位线，所述字线的宽度、公共源极线的宽度、金属触点的长宽、金属位线的宽度和相邻金属位线的间距均为F，F为半导体制造工艺技术节点的最小特征尺寸,F小于100nm。本发明提高了NOR闪存密度，保留了NOR闪存在纳秒访问时间和低操作电压上的优势。
- 一种存内运算装置-202221635178.X
- 李婕;黄家恩;刘逸青;郑文昌;王奕 - 台湾积体电路制造股份有限公司
- 2022-06-27 - 2022-12-30 - G11C16/24
- 本实用新型提供一种存内运算装置。在一些实施例中，一种集成电路(IC)组件包括有源半导体层、形成于所述有源半导体层内的电路系统、包括形成于所述有源半导体层上方的导电层区、以及形成于所述导电层区中的内存模块。内存组件包括记忆胞的三维阵列，所述记忆胞中的每一者适于存储权重值，并且适于在每一记忆胞处产生指示所存储的权重值与施加至所述记忆胞的输入信号之间的乘积的信号。所述内存模块更适于在所述有源半导体层的方向上同时传输来自所述记忆胞的乘积信号。
- 专利分类
