[发明专利]三端自带防护功能的垂直型恒流器件及其制造方法在审

专利信息
申请号: 201610605159.5 申请日: 2016-07-27
公开(公告)号: CN106206574A 公开(公告)日: 2016-12-07
发明(设计)人: 乔明;李成州;卢璐;于亮亮;何逸涛;张波 申请(专利权)人: 电子科技大学
主分类号: H01L27/08 分类号: H01L27/08;H01L29/861;H01L21/822
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 敖欢;葛启函
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种三端自带防护功能的垂直型恒流器件及其制造方法,器件包括垂直型恒流二极管和瞬态电压抑制二极管,垂直型恒流二极管包括金属阳极、N型衬底、第一轻掺杂N型外延层、第一P型区、第二重掺杂N型外延层、第一N型重掺杂区、第一金属阴极;瞬态电压抑制二极管包括金属阳极、N型衬底、第一轻掺杂N型外延层、第二重掺杂N型外延层、第二P型区、氧化层、第二金属阴极,本发明将瞬态电压抑制二极管和垂直型恒流二极管集成在一起,使恒流二极管具备了抗浪涌能力,增强了恒流二极管以及系统的可靠性,可通过调节第二P型区的结深和浓度来得到合适的瞬态电压抑制二极管的击穿电压、钳位电压及峰值脉冲电流。
搜索关键词: 防护 功能 垂直 型恒流 器件 及其 制造 方法
【主权项】:
一种三端自带防护功能的垂直型恒流器件,其特征在于:包括垂直型恒流二极管和瞬态电压抑制二极管两部分;所述垂直型恒流二极管包括金属阳极、金属阳极上方的重掺杂的N型衬底、重掺杂的N型衬底上方的第一轻掺杂N型外延层、两个关于垂直型恒流二极管部分中心对称的第一P型区、位于第一轻掺杂N型外延层上方且位于两个第一P型区之间的第二重掺杂N型外延层、设置在第二重掺杂N型外延层上表面的第一N型重掺杂区、覆盖第二重掺杂N型外延层和第一P型区的上表面的第一金属阴极;所述第一P型区从硅和二氧化硅的界面垂直贯穿第二重掺杂N型外延层并延伸到第一轻掺杂外延层中;所述第一金属阴极为沟槽形状,两端的沟槽延伸至第一P型区内,第一N型重掺杂区和第一金属阴极形成欧姆接触;所述的瞬态电压抑制二极管包括金属阳极、金属阳极上方的重掺杂的N型衬底、重掺杂的N型衬底上方的第一轻掺杂N型外延层、位于第一轻掺杂N型外延层上方的第二重掺杂N型外延层、位于垂直型恒流二极管部分外侧且在第二重掺杂N型外延层内部的第二P型区、覆盖于第二重掺杂N型外延层上表面的氧化层、氧化层上表面的竖直方向与第二P型区对齐的第二金属阴极,所述的第二P型区从硅和二氧化硅的界面垂直贯穿第二重掺杂外延层并延伸至第一轻掺杂N型外延层中,所述的第二金属阴极为沟槽形状,第二金属阴极垂直贯穿氧化层并延伸至第二P型区内部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610605159.5/,转载请声明来源钻瓜专利网。

同类专利
  • 整流桥芯片结构-201920660026.7
  • 姚磊 - 无锡光磊电子科技有限公司
  • 2019-05-09 - 2019-11-12 - H01L27/08
  • 本实用新型提供了一种整流桥芯片结构,包括衬底和分别设置在衬底上的第一整流阱区及第二整流阱区,第一整流阱区内和第二整流阱区内分别通过隐埋层构成两个二极管,通过第一整流阱区和第二整流阱区内的二极管相互配合构成整流桥,每个整流阱区内通过对构成二极管的隐埋层的复用,有效减小构成整流桥的二极管的体积。该整流桥芯片结构具有设计科学、实用性强、结构简单、使用方便的优点。
  • 一种双向对称低电容TVS二极管-201920420308.X
  • 周伟伟;欧阳炜霞 - 焕珏(上海)集成电路有限公司
  • 2019-03-29 - 2019-09-13 - H01L27/08
  • 本实用新型涉及一种双向对称低电容TVS二极管,当A端有正向浪涌时,电流通路沿着P+注入第一区与外延层构成的PIN二极管,N型埋层第一区与P型掺杂衬底形成TVS二极管和P型掺杂衬底、外延层、N+注入第一区构成PIN二极管这条通路释放;当A端为负向浪涌时,电流沿着P+注入第二区与外延层构成PIN二极管,N型埋层第二区与P型掺杂衬底形成TVS二极管以及P型掺杂衬底、外延层以及N+注入第二区构成PIN二极管这条通路释放。本实用新型双向对称性一致,能有效保护来自两个方向的瞬态电流破坏,等效电路结构还具有小电容特性,适用于高频信号电路,将两个双向的TVS集成在一个电路结构里,有利于减小芯片尺寸。
  • 一种新型四颗二极管集成芯片的制造工艺-201910358370.5
  • 吴念博 - 苏州固锝电子股份有限公司
  • 2019-04-30 - 2019-08-09 - H01L27/08
  • 一种新型四颗二极管集成芯片的制造工艺;步骤为:在硅片衬底上、下表面均形成第一二氧化硅薄膜层;刻蚀并去除上、下表面第一二氧化硅薄膜层的隔离带区域;对隔离带区域进行硼掺杂形成第一P+区,在上下方向贯通形成隔离墙,在硅片衬底中隔离出四间隔块;形成第二二氧化硅薄膜层;刻蚀并去除第二二氧化硅薄膜层上的四第一掺杂区域;对第一掺杂区域进行磷杂质掺杂形成N+区;形成第三二氧化硅薄膜层;刻蚀并去除第三二氧化硅薄膜层的四第二掺杂区域;对第二掺杂区域进行硼掺杂形成第二P+区;在第二P+区边缘区域开沟槽;形成多晶硅钝化复合薄膜层;在沟槽中形成玻璃钝化层;裸露出N+区及第二P+区;在N+区及第二P+区的表面沉积金属层形成金属电极。
  • 集成型沟槽瞬态电压抑制器件及其制造方法-201510306442.3
  • 李理;马万里;赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-06-05 - 2019-05-28 - H01L27/08
  • 本发明提供了一种集成型沟槽瞬态电压抑制器件及其制造方法,方法包括:在生长掺杂硅层的硅片衬底上刻蚀多个第一沟槽;在多个第一沟槽中的每个第一沟槽内填充氧化硅;在填充氧化硅的硅片上刻蚀多个第二沟槽;对形成多个第二沟槽的硅片进行离子注入,并刻蚀多个第三沟槽;在每个第二沟槽和每个第三沟槽内填充多晶硅并生长介质层;在介质层上对应每个第二沟槽的位置上制备第一金属孔,在介质层上对应每个第三沟槽的位置上制备第二金属孔;将多个第二金属孔短接,并将多个第一金属孔等分为两部分,分别作为第一输入/输出端口和第二输入/输出端口。通过该方案,可提高器件性能降低器件成本。
  • 电容器阵列结构-201820728490.0
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-05-16 - 2019-05-17 - H01L27/08
  • 本实用新型提供一种电容器阵列结构,包括:半导体衬底;下电极层,形成于所述半导体衬底上,所述下电极层的截面形状包括U型,且所述下电极层的内表面及外表面扩散植入氮离子;电容介质层,覆盖于所述下电极层的内表面及外表面;上电极层,覆盖于所述电容介质层的外表面。通过对下电极层中植入氮离子,氮离子可有效将下电极层中的杂质挤出,从而有效提高了电容器的电连接稳定性及电荷存储能力,同时降低了电容器的漏电率。
  • 开关性能改进的双向功率开关-201510862578.2
  • Y·阿格;S·蒙纳德 - 意法半导体(图尔)公司
  • 2015-11-30 - 2019-05-10 - H01L27/08
  • 一种双向功率开关,包括被反平行连接在开关的第一和第二导电端子之间的第一和第二晶闸管。第一晶闸管是阳极栅极晶闸管,而第二晶闸管是阴极栅极晶闸管。第一和第二晶闸管的栅极端子通过对应的偶极子电路耦合至开关的同一控制端子。偶极子电路中的至少一个通过至少一个二极管或至少一个电阻器来形成。
  • 一种小封装大电流的整流桥芯片-201821339121.9
  • 唐红祥 - 无锡光磊电子科技有限公司
  • 2018-08-17 - 2019-04-02 - H01L27/08
  • 本实用新型公开了一种小封装大电流的整流桥芯片,包括正芯片区和与之连接的倒芯片区,正芯片区由下到上依次为重掺衬底、轻掺磷层和掺硼层,所述倒芯片区由上到下依次为重掺衬底、轻掺磷层和掺硼层,所述正芯片区上表面设有三个贯穿至重掺衬底的深槽,倒芯片区上表面设有三个贯穿至掺硼层的深槽,正芯片区和倒芯片区连接处设有开口向下的中深槽,倒芯片区靠近自由端处设有开口向下的边深槽,所述深槽、中深槽和边深槽内均设有绝缘介质层,重掺衬底和掺硼层裸露在外的部分表面均设有金属层,正芯片区的下表面的金属层作为正极,倒芯片区的下表面的金属层作为负极。桥臂上四个二极管的一致性好,封装过程简单,且小封装可以做更大电流的产品。
  • 电容介质结构及电容器阵列结构-201821270439.6
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-08-08 - 2019-03-29 - H01L27/08
  • 本实用新型提供了一种电容介质结构及电容器阵列结构。本实用新型提供的电容介质结构通过引入高介电常数材料及低漏电材料,获得了相比现有技术具有更优的高电容值与低漏电性能的电容介质结构。本实用新型还提供了一种电容介质结构电容器阵列结构,基于本实用新型所提供的电容介质结构所制备的电容器阵列结构具有更高的电容值及更好的抗漏电性能。
  • 电容阵列结构-201821146818.4
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-07-19 - 2019-03-08 - H01L27/08
  • 本实用新型提供一种电容阵列结构,包括:于半导体衬底上形成叠层结构;刻蚀叠层结构形成电容孔;刻蚀叠层结构使得叠层结构具有垂直于半导体衬底的平坦外侧壁;形成下电极层、阵列边界层及具有多个开口的第三掩膜层;基于开口去除叠层结构中的牺牲层;形成电容介质层、上电极层及导电填充层,导电填充层具有垂直于半导体衬底平坦的外侧壁;去除电容阵列所在区域外围的导电材料。本实用新型通过阵列边界层的设置,使电容阵列的边缘具有垂直于半导体衬底的平坦表面,提高电容阵列外围绝缘材料层的沉积质量,避免绝缘材料层中出现缝隙,进而避免电容阵列与导电栓塞的短路以及导电栓塞之间的短路,以此提高半导体器件的良率。
  • 半导体器件及其制造方法-201810950282.X
  • 赵豹;殷登平;姚飞;童亮 - 矽力杰半导体技术(杭州)有限公司
  • 2018-08-20 - 2019-02-15 - H01L27/08
  • 本发明公开了一种半导体器件,包括具有第二掺杂类型的衬底;位于所述衬底上并部分覆盖所述衬底的介质层;位于所述衬底和所述介质层上的轻掺杂多晶半导体区;位于所述轻掺杂多晶半导体区中的具有第一掺杂类型的第一注入区;以及所述衬底中的杂质从被所述介质层部分裸露的衬底表面扩散至所述轻掺杂多晶半导体区中形成的具有第二掺杂类型的第一区域,其中,所述第一区域,所述轻掺杂多晶半导体区和所述第一注入区形成第一二极管。通过引入所述轻掺杂多晶半导体区减小器件的寄生电容,通过设计第一区域减小了第一二极管的结面积,进一步地减小了器件的寄生电容和结漏电流。
  • 瞬态电压抑制器-201610304947.0
  • 周源;唐晓琦;巨长胜 - 北京燕东微电子有限公司
  • 2016-05-10 - 2019-01-29 - H01L27/08
  • 公开了瞬态电压抑制器。所述瞬态电压抑制器包括半导体衬底;位于所述半导体衬底中的第一掺杂区;位于所述半导体衬底上的外延层;位于所述外延层中隔离区;位于所述外延层中的第二掺杂区;位于所述外延层中的第三掺杂区,其中所述第二掺杂区围绕所述第三掺杂区的至少一部分;以及位于所述第三掺杂区中的第四掺杂区;以及互连结构,将所述隔离区和所述第二掺杂区彼此短接。所述瞬态电压抑制器包括穿通二极管,所述第一掺杂区和所述第二掺杂区、所述第三掺杂区以及所述第四掺杂区分别作为所述穿通二极管的集电区、基区和发射区。该瞬态电压抑制器采用穿通二极管降低工作电压,从而提高大功率下的静电释放能力。
  • 瞬态电压抑制器及其制备方法-201811024218.5
  • 不公告发明人 - 深圳市诚朗科技有限公司
  • 2018-09-04 - 2019-01-11 - H01L27/08
  • 本发明提供一种双向瞬态电压抑制器包括结构相同的第一器件及第二器件,所述第一器件包括第一导电类型的衬底、形成在所述衬底的上表面的第一导电类型的外延层、形成在所述外延层两侧且延伸至所述外延层内的第二导电类型的第一注入区、形成在所述第一注入区的上表面的第一氧化层及形成在所述外延层的上表面且位于所述第一注入区之间的第二导电类型的第二注入区,所述第一器件的衬底的下表面与所述第二器件的衬底的下表面相粘接。本发明还提供双向瞬态电压抑制器的制备方法,提高了双向瞬态电压抑制器的击穿电压和稳定性,降低了制备成本。
  • 单向低电容TVS器件-201721897988.1
  • 张常军;徐敏杰;周琼琼 - 杭州士兰集成电路有限公司
  • 2017-12-29 - 2018-12-04 - H01L27/08
  • 公开了一种单向低电容TVS器件,包括:第一导电类型衬底;位于其上的第一导电类型外延层;位于其中的第一导电类型埋层、第二导电类型埋层;位于第一导电类型外延层上的第二导电类型外延层、贯穿第二导电类型外延层得多个隔离结构形成第一区域及第二区域,位于第二区域中的第二导电类型注入区;位于第一区域中第一导电类型注入区。进一步地,在单向低电容TVS器件中形成的第一普通二极管与稳压二极管纵向串联,降低单向低电容TVS器件的体积。相较于现有技术的单向低电容TVS器件能够较大地减小电容,使电源Vcc对地GND的电容可以达到小于0.6pF,正、反向ESD能力都可以达到大于15kV。
  • 一种复合型TMBS器件-201820625140.1
  • 陈晓伦;徐永斌;赵秋森;韩笑 - 江阴新顺微电子有限公司
  • 2018-04-28 - 2018-11-20 - H01L27/08
  • 本实用新型涉及一种复合型TMBS器件,它包括作为基片的第一导电类型浓掺衬底;在第一导电类型的浓掺衬底上设置有第一导电类型的轻掺杂外延层;在第一导电类型的轻掺杂外延层上刻蚀形成一定间距的硅沟槽阵列,在硅沟槽的下半部分硅内侧壁上形成一定厚度的SiO2层,硅沟槽的上半部分外侧壁形成一薄层的第二导电类型的浓掺杂区;在整个硅沟槽填充满第二导电类型的浓掺杂Poly,Poly顶部表面与外延层表面齐平;在外延层和硅沟槽填充的Poly表面设置有形成肖特基结的肖特基势垒层;在肖特基势垒层上设置有作为电极金属的金属层。本实用新型使得TMBS器件在高反向工作电压领域相比平面肖特基二极管,仍然能够保持足够的优势或者竞争力。
  • 双向低电容TVS器件-201721895957.2
  • 张常军;徐敏杰;周琼琼 - 杭州士兰集成电路有限公司
  • 2017-12-29 - 2018-11-16 - H01L27/08
  • 公开了一种双向低电容TVS器件,包括:第一导电类型衬底;位于其上的第一导电类型外延层;位于其中的第一导电类型埋层、第二导电类型埋层;位于第一导电类型外延层上的第二导电类型外延层、贯穿第二导电类型外延层的多个隔离结构形成第一区域和第二区域;位于第二区域中的第二导电类型阱区;位于第一区域和第二导电类型阱区中的第一导电类型注入区。进一步地,在双向低电容TVS器件中形成的第一普通二极管与第一稳压二极管纵向串联以及第二普通二极管与第二稳压二极管纵向串联,降低双向低电容TVS器件的体积,能够较大地减小电容,使电源Vcc对地GND的电容可以达到小于0.9pF,正、反向ESD能力都可以达到大于15kV。
  • 双向开关-201510437423.4
  • S·蒙纳德;D·阿利 - 意法半导体(图尔)公司
  • 2015-07-23 - 2018-11-02 - H01L27/08
  • 本申请涉及双向开关。提供一种形成在衬底中的双向开关,包括:反并联的第一主垂直晶闸管和第二主垂直晶闸管;第三辅助垂直晶闸管,具有与第一晶闸管的背表面层相同的背表面层;外围区域,围绕这些晶闸管,并且将背表面层连接至定位在衬底的另一侧的第三晶闸管的相同导电类型的中间层;金属化层,连接第一晶闸管和第二晶闸管的背表面;以及绝缘结构,定位在第三晶闸管的背表面层和金属化层之间,并且在第一晶闸管的外围下方延伸,这种结构包括:由绝缘材料制成的第一区域;以及由半导体材料制成的互补区域。
  • 具有电阻分压电路的半导体装置-201810263325.7
  • 南志昌 - 艾普凌科有限公司
  • 2018-03-28 - 2018-10-23 - H01L27/08
  • 本发明提供具有电阻分压电路的半导体装置,N型多晶硅和P型多晶硅相对于应力显示出相反方向的偏移量,因此若电阻分压电路的所有电阻是将N型多晶硅和P型多晶硅交替配置并并联或串联连接而构成的,则利用各个电阻本身将安装时从树脂受到的应力消除,因此能够制成比以往降低安装时的分压比变动的电阻分压电路。
  • 反向导通功率半导体器件-201510360418.8
  • M.拉希莫;M.阿莫德;J.沃贝基;U.维穆拉帕蒂 - ABB瑞士股份有限公司
  • 2015-06-26 - 2018-10-19 - H01L27/08
  • 提供反向导通功率半导体器件,包括多个二极管单元和多个GCT单元,每个GCT单元包括:晶闸管阴极电极、晶闸管阴极层、晶闸管基层、漂移层、晶闸管缓冲层、晶闸管阳极层以及晶闸管阳极电极。每个GCT单元还包括门电极。各二极管单元包括与二极管阳极层相接触的第一主侧上的二极管阳极电极、二极管漂移层、与晶闸管阳极层交替设置在第二主侧上的二极管阴极层和二极管阴极电极,该器件包括至少一个混合部分,其中二极管单元的二极管阳极层与GCT单元的第一阴极层交替。在各二极管单元中,二极管缓冲层设置在二极管阳极层与漂移层之间,使得二极管缓冲层覆盖从第一主侧至少到二极管阳极层的厚度的90%的深度的二极管阳极层的侧向面。
  • 一种共极集成二极管-201610060179.9
  • 韦韬;何孟轩 - 嘉兴爱禾电子有限公司
  • 2016-01-28 - 2018-10-12 - H01L27/08
  • 本发明属于半导体技术领域,公开了一种共极集成二极管,包括共用阳极或者阴极的多个二极管结构;包括:半导体衬底;所述半导体衬底上掺杂一低掺杂漂移区;所述低掺杂漂移区上连接两个或者两个以上的电极;其中,在所述低掺杂漂移区与所述半导体衬底之间或者在所述低掺杂漂移区内形成PN结的情况下,所述两个或者两个以上的电极到二极管结构的PN结的距离不同。本发明提供了一种空间占用率低,安全性高的多二极管集成结构。
  • 具有改善的线性度的金属氧化物半导体(MOS)电容器-201480046881.9
  • M·B·瓦希德法;A·科哈利利;C-H·王;P·P·陈 - 高通股份有限公司
  • 2014-08-22 - 2018-10-09 - H01L27/08
  • 公开了具有改善的线性度的MOS电容器。在示例性实施例中,设备包括主支路,主支路包括第一信号路径和第二信号路径,第一信号路径具有以反转极性串联连接的第一电容器对,第二信号路径具有以反转极性串联连接的第二电容器对,第一和第二信号路径并联连接。设备还包括辅支路,辅支路包括至少一个信号路径,至少一个信号路径具有以反转极性串联连接并且与主支路并联连接的至少一个电容器对。在示例性实施例中,电容器是MOS电容器。
  • 保护装置-201810063214.1
  • 副岛成雅;铃木隆司;岛健悟;蟹江阳介;足立和也 - 株式会社东海理化电机制作所
  • 2018-01-23 - 2018-09-25 - H01L27/08
  • 本发明提供保护装置。在形成了保护元件的半导体基板的绝缘层有效利用空间地实现低通滤波器用的无源元件。以绝缘层(30)覆盖形成了保护元件(10)的半导体基板(20)的表面。在绝缘层内设置有导电层(7)。由细长导体(76)制成的线圈(6)在导电层的上方且与导电层平行的面内二维地扩展。输入端子(3)、输出端子(4)及接地端子(5)在绝缘层的表面露出。输入端子与线圈的一端(6a)电连接。线圈的另一端(6b)以及保护元件的高电位侧端子(11)与输出端子电连接。保护元件的低电位侧端子(12)以及导电层与接地端子电连接。线圈和导电层构成低通滤波器用的电容器(56)。
  • 电容器阵列结构及其制备方法-201810466991.0
  • 不公告发明人 - 睿力集成电路有限公司
  • 2018-05-16 - 2018-09-14 - H01L27/08
  • 本发明提供一种电容器阵列结构及其制备方法,该方法包括:1)提供一半导体衬底,于半导体衬底上形成叠层结构;2)于叠层结构上形成图形化掩膜层,基于图形化掩膜层于叠层结构中刻蚀出多个电容孔;3)于电容孔的底部及侧壁形成下电极层,支撑层连接下电极层;4)去除牺牲层;5)对下电极层进行氮离子等离子体扩散工艺,氮离子扩散进入下电极层的内表面及外表面;6)于下电极层的内表面及外表面形成电容介质层,于电容介质层的外表面形成上电极层。通过对下电极层进行氮离子等离子体扩散工艺处理,有效提高了电容器的电连接稳定性及电荷存储能力,同时降低了电容器的漏电率。
  • 容性二极管组件及其制造方法-201510516284.4
  • 周源;张彦秀;韦仕贡;徐鸿卓 - 北京燕东微电子有限公司
  • 2015-08-20 - 2018-08-24 - H01L27/08
  • 公开了容性二极管组件及其制造方法。所述容性二极管组件包括:第一导电类型的半导体衬底;位于半导体衬底上的第二导电类型的外延层,第二导电类型与第一导电类型不同;第一导电类型的隔离区,从外延层的表面穿过外延层延伸至半导体衬底中,从而在外延层中限定第一二极管的第一有源区和第二二极管的第二有源区,并且将第一有源区和第二有源区彼此隔开;第一导电类型的第一掺杂区,在第一有源区从外延层表面延伸至外延层中;第二导电类型的第二掺杂区,在第二有源区从外延层表面延伸至外延层中;以及导电通道,在第一有源区从外延层表面延伸进入半导体衬底中,使得外延层和半导体衬底彼此电连接。该容性二极管组件可以作为无极性的电容元件,可以提高瞬态电压抑制器的瞬态响应速度。
  • 半导体器件结构-201721309432.6
  • 阿里·萨利赫;戈登·M·格里芙尼亚;丹尼尔·R·赫特尔;欧萨姆·艾石马鲁;托马斯·基娜;马萨弗米·乌哈拉 - 半导体元件工业有限责任公司
  • 2017-10-11 - 2018-07-10 - H01L27/08
  • 本实用新型涉及半导体器件结构。提供了一种半导体器件结构,所述半导体器件结构包括具有第一主表面和相反的第二主表面的半导体材料区域。接触结构设置在所述半导体材料区域的第一部分中,并且包括从邻近所述第一主表面的第一部分延伸的槽结构。包括所述半导体材料区域的部分的多个结构从所述槽结构的下表面向外延伸。在一些实施方案中,所述多个结构包括多个独立式结构。导电材料设置在所述槽结构内并且横向围绕所述多个结构。在一个实施方案中,所述接触结构有助于制造具有低电阻衬底接触的单片串联开关二极管结构。本实用新型可以降低组装成本和循环时间,同时提供较小的封装结构。
  • 半导体器件-201480019003.8
  • 山路将晴 - 富士电机株式会社
  • 2014-06-06 - 2018-07-03 - H01L27/08
  • 在p型半导体衬底(1)上具有自举二极管(Db)和高耐压场效应晶体管(62)的半导体器件(100)中,通过在半导体衬底(1)的n‑型掩埋层(50)内形成空腔(3),将该空腔下部的掩埋层(50)用作高耐压n沟道MOSFET(62)的漏极漂移区域,由此能够在抑制自举二极管(Db)的正向偏置时由流向半导体衬底(1)侧的空穴(92)形成的漏电流的同时,增大自举电容器(C1)的充电电流,并且抑制芯片面积的增大。
  • 一种具有三路保护的晶闸管浪涌抑制器-201721380947.5
  • 张鹏 - 启东吉莱电子有限公司
  • 2017-10-25 - 2018-06-22 - H01L27/08
  • 本实用新型公开了一种具有三路保护的晶闸管浪涌抑制器,包括N型硅片,其制作方法主要包括:N型衬底准备——氧化层生长——P+隔离区光刻,预扩散再分布——P‑BASE区中P+区光刻,扩散——背面N+光刻,预扩散再分布——P‑BASE区和背面P+区光刻,扩散——P‑BASE区中N+区光刻,扩散——表面BPSG钝化——接触孔光刻、刻蚀——金属淀积、光刻、刻蚀——合金、退火等。本实用新型通过体内电场的优化,设计多路表面并联半导体保护器,集成了多个晶闸管浪涌抑制器的功率所形成的保护电路,具有多通道过压保护功能,芯片在工作中,电流横向流动,衬底功率为零。该工艺降低了封装工艺的难度,从三颗单独的芯片整合成单颗集成度高的芯片。
  • 硅直流避雷器专用集成电路-201611113096.8
  • 李文联;李杨 - 湖北文理学院
  • 2016-12-07 - 2018-06-15 - H01L27/08
  • 本发明提供一种硅直流避雷器专用集成电路,所采用的技术方案是:在硅芯片中制作多个瞬态抑制二极管,使多个瞬态抑制二极管采用先串联再并联的方式组成电路,两端引出正负电极,中间引出测试电极,最后用绝缘外壳进行封装,即构成了直流避雷器专用集成电路。可以代替氧化锌压敏电阻片组装直流避雷器。具有体积小,生产方法简单,安装和使用方便等优点。 1
  • 硅交流避雷器专用集成电路-201611113177.8
  • 李文联;李杨 - 湖北文理学院
  • 2016-12-07 - 2018-06-15 - H01L27/08
  • 本发明提供一种硅交流避雷器专用集成电路,所采用的技术方案是:在硅芯片中制作多个双向瞬态抑制二极管,使多个双向瞬态抑制二极管采用先串联再并联的方式组成电路,两端接出引出电极,中间接出测试电极,最后用绝缘外壳进行封装,即构成了交流避雷器专用集成电路。可以代替氧化锌压敏电阻片组装交流避雷器。具有体积小,生产方法简单,安装和使用方便等优点。 1
  • 瞬态抑制二极管芯片结构-201710977881.6
  • 喻先坤 - 东莞市阿甘半导体有限公司
  • 2017-10-18 - 2018-02-23 - H01L27/08
  • 本发明公开一种瞬态抑制二极管芯片结构,该瞬态抑制二极管芯片结构包括第一导电类型衬底层;形成于第一导电类型衬底层一表面的第一导电类型注入层;形成于第一导电类型衬底层与第一导电类型注入层之间的第二导电类型外延层;以及隔离结构,隔离结构贯穿第一导电类型注入层及第二导电类型外延层,将第一导电类型注入层及第二导电类型外延层分隔成两个及以上区域。本发明技术方案设计芯片电极位于同一侧实现免封装,降低成本。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top