[发明专利]一种栅极阵列图形的双重曝光制作方法有效
| 申请号： | 201510591374.X | 申请日： | 2015-09-17 |
| 公开（公告）号： | CN105280479B | 公开（公告）日： | 2018-05-01 |
| 发明（设计）人： | 毛晓明;毛智彪 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙)31275 | 代理人： | 吴世华,陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种栅极阵列图形的双重曝光制作方法，首先提供一半导体衬底，并在半导体衬底上形成多晶硅薄膜以及光刻胶；接着采用第一掩膜版在预设照明条件下对所述光刻胶执行第一次曝光，并降低第一掩膜版上重叠区域的透射率；然后采用第二掩膜版在预设照明条件下对光刻胶执行第二次曝光，且重叠区域经过两次曝光叠加后透射率为100％；再接着通过曝光后烘焙以及显影工艺使光刻胶中形成栅极线条图案以及线端切割图案；最后采用刻蚀工艺在多晶硅薄膜上形成目标图形。本发明通过控制两次曝光叠加后透射率为100％，保证了重叠区域不会产生过度的光酸反应，进而保证了良好的成像质量；同时，本发明大大减化了制程，提高了产能效率，降低了制作成本。 | ||
| 搜索关键词： | 一种 栅极 阵列 图形 双重 曝光 制作方法 | ||
【主权项】：
一种栅极阵列图形的双重曝光制作方法，其特征在于，包括以下步骤：步骤S01、提供一半导体衬底，并在半导体衬底上依次形成多晶硅薄膜以及光刻胶；步骤S02、采用第一掩膜版在预设照明条件下对所述光刻胶执行第一次曝光，其中，所述第一掩膜版具有栅极线条图案或线端切割图案，栅极线条图案或线端切割图案的重叠区域的透射率为40％～60％；步骤S03、采用第二掩膜版在预设照明条件下对所述光刻胶执行第二次曝光，其中，所述第二掩膜版具有线端切割图案或栅极线条图案，栅极线条图案或线端切割图案的重叠区域的透射率为40％～60％，且两次曝光叠加后透射率为100％；步骤S04、通过曝光后烘焙以及显影工艺使光刻胶中形成栅极线条图案以及线端切割图案；步骤S05、采用刻蚀工艺在多晶硅薄膜上形成栅极线条图案以及线端切割图案组合成的目标图形。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510591374.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
