[发明专利]半导体封装体中的电磁干扰屏蔽在审
| 申请号： | 201410360848.5 | 申请日： | 2014-07-24 |
| 公开（公告）号： | CN104637924A | 公开（公告）日： | 2015-05-20 |
| 发明（设计）人： | 崔*柱;金宗铉 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H01L23/552 | 分类号： | H01L23/552;G01R31/02 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 俞波;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体封装体包括：衬底；芯片，其被设置在衬底的顶表面之上；电磁干扰屏蔽层，其被设置在衬底之上使得EMI屏蔽层包围芯片；接地焊盘，其被设置在衬底中以与衬底的底表面接触；以及测试焊盘，其被设置在衬底中以与衬底的底表面接触并且与接地焊盘间隔开。一种测试半导体封装体的方法使用施加有电流的环路电路来执行，所述环路电路通过将接地焊盘、EMI屏蔽层和测试焊盘电耦接来形成。 | ||
| 搜索关键词： | 半导体 封装 中的 电磁 干扰 屏蔽 | ||
【主权项】：
一种半导体封装体，包括：衬底；芯片，其被设置在所述衬底的顶表面上；电磁干扰EMI屏蔽层，其被设置在所述衬底上，使得所述EMI屏蔽层包围所述芯片；接地焊盘，其被设置在所述衬底中以与所述衬底的底表面接触；以及测试焊盘，其被设置在所述衬底中以与所述衬底的所述底表面接触并且与所述接地焊盘间隔开。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司;，未经爱思开海力士有限公司;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410360848.5/，转载请声明来源钻瓜专利网。
- 上一篇：IGBT模块
- 下一篇：具有贯通电极的半导体器件及其制造方法
