[发明专利]半导体封装体中的电磁干扰屏蔽

说明书

相关申请的交叉引用

本申请要求2013年11月14日向韩国知识产权局提交的申请号为10-2013-0138628的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及半导体封装体，且更具体而言，涉及具有电磁干扰屏蔽层的半导体封装体。

背景技术

电磁干扰(EMI)是指从电子电路或电子系统中产生的高频噪声影响其他电路或其他系统的性能的一种现象。EMI也可对人类产生不利影响。通常情况下，试图抑制EMI包括设计电子电路(或电子系统)以防止高频噪声的产生，屏蔽电子电路(或电子系统)以防止高频噪声的传播等。

发明内容

各种实施例涉及具有EMI屏蔽层的半导体封装体、测试半导体封装体的方法、包括半导体封装体的电子系统以及包括半导体封装体的存储卡。

在一些实施例中，一种半导体封装体包括：衬底；芯片，其被设置在衬底的顶表面上；电磁干扰(EMI)屏蔽层，其被设置在衬底上使得EMI屏蔽层包围芯片；接地焊盘，其被设置在衬底的底表面上；以及测试焊盘，其被设置在衬底的底表面上并且与接地焊盘间隔开。

在一些实施例中，一种半导体封装体包括：衬底；第一芯片，其被设置在衬底的顶表面上；电磁干扰(EMI)屏蔽层，其被设置在第一芯片与衬底相对的表面上；第二芯片，其被设置在EMI屏蔽层与第一芯片相对的表面上；接地焊盘，其被设置在衬底的底表面上；以及测试焊盘，其被设置在衬底的底表面上并且与接地焊盘间隔开。

在一些实施例中，一种测试半导体封装体的方法包括：通过在衬底的底表面上设置接地焊盘和测试焊盘来形成环路电路；在衬底的顶表面上设置电磁干扰(EMI)屏蔽层，使得EMI屏蔽层包围芯片；检测环路电路的电阻值；以及根据检测环路电路的电阻值来判定环路电路的电连接状态。

在一些实施例中，一种电子系统包括存储器和通过总线与存储器耦接的控制器。存储器或控制器包括：衬底；芯片，其被设置在衬底的顶表面上；电磁干扰(EMI)屏蔽层，其被设置在衬底上使得EMI屏蔽层包围芯片；接地焊盘，其被设置在衬底的底表面上；以及测试焊盘，其被设置在衬底的底表面上并且与接地焊盘间隔开。

在一些实施例中，一种电子系统包括：接口；存储器，其通过总线与接口耦接；以及控制器，其通过总线而与接口和存储器耦接。存储器或控制器包括：衬底；第一芯片，其被设置在衬底的顶表面上；电磁干扰(EMI)屏蔽层，其被设置在第一芯片的与衬底相对的表面上；第二芯片，其被设置在EMI屏蔽层的与第一芯片相对的表面上；接地焊盘，其被设置在衬底的底表面上；以及测试焊盘，其被设置在衬底的底表面上并且与接地焊盘间隔开。

在一些实施例中，一种存储卡包括存储器部件和控制存储器部件的操作的存储器控制器。存储器部件包括：衬底；芯片，其被设置在衬底的顶表面上；电磁干扰(EMI)屏蔽层，其被设置在衬底上使得EMI屏蔽层包围芯片；接地焊盘，其被设置在衬底的底表面上；以及测试焊盘，其被设置在衬底的底表面上并且与接地焊盘间隔开。

附图说明

结合附图和所附详细描述，本发明的实施例将变得更加显然，其中：

图1是说明根据本发明的一个实施例的半导体封装体的截面图；

图2是说明图1中所示的半导体封装体的焊盘布局的底部平面图；

图3是说明根据本发明的另一个实施例的半导体封装体的截面图；

图4是说明根据本发明的另一个实施例的半导体封装体的截面图；

图5是说明根据本发明的一些实施例中用于测试半导体封装体的测试装置的示意图；

图6是说明根据本发明的一个实施例的测试半导体封装体的方法的示意图；

图7是说明包括根据本发明的一些实施例的半导体封装体的一种电子系统的框图；以及

图8是说明包括根据本发明的一些实施例的半导体封装体的另一种电子系统的框图。

具体实施方式