[发明专利]用于半导体制造的内部等离子体格栅

摘要

本文所公开的实施方式涉及用于半导体制造的内部等离子体格栅，具体涉及蚀刻半导体衬底的改进的方法和装置。等离子体格栅被定位在反应室中以将所述室分成上部和下部子室。等离子体格栅可以具有特定的高宽比的槽，从而允许某些物质从上部子室通到下部子室。在某些情况下，在上部子室中产生电子‑离子等离子体。通过格栅到下部子室的电子当它们通过时被冷却。在某些情况下，这导致在下部子室中的离子‑离子等离子体。下部子室的等离子体与上部子室中的等离子体相比具有较低的电子密度，较低的电子有效温度和较高的负离子正离子比率。该公开的实施方式可能会导致具有良好的中心到边缘的均匀性、选择性、轮廓角和Iso/密加载的蚀刻工艺。

主权项

一种用于在衬底上蚀刻特征的装置，所述装置包括：室，其限定能提供等离子体的内部；衬底支架，其用于在蚀刻过程中支撑在所述室中的衬底；等离子体发生器，其用于在所述室内产生等离子体；以及格栅，其将所述等离子体室的所述内部分成靠近所述等离子体发生器的上部子室和靠近所述衬底支架的下部子室，其中所述上部子室的高度是所述下部子室的高度的至少1/6，其中，所述格栅包括多个槽，该多个槽径向向外延伸，该多个槽在所述等离子体在所述室中产生时防止在所述格栅中形成感应电流，其中，所述格栅中的所述多个槽具有在介于0.3‑5之间的高宽比；其中，所述格栅运行以在所述下部子室保持至多为在所述上部子室中的上部电子密度的1/11的下部电子密度。