[发明专利]半浮栅存储器及其制造方法和半浮栅存储器阵列

摘要

本发明揭示了一种半浮栅存储器，包括至少一个在半导体衬底内形成的U形凹槽，一个在所述U形凹槽底部的半导体衬底内形成的掩埋源区，两个在所述U形凹槽两侧的半导体衬底内分别形成的漏区，在所述U形凹槽内形成的一个控制栅和两个用于存储电荷的浮栅，所述控制栅与任意一个所述漏区的组合选中一个所述浮栅，两个在所述U形凹槽两侧的半导体衬底内分别形成的与所述漏区和所述浮栅相连接的栅控pn结二极管。一种半浮栅存储器阵列，其中位线与对应的有源区之间的夹角小于80度，可以在相同的半导体衬底尺寸内制造出更多的半浮栅存储器，实现高密度存储。本发明采用自对准工艺制造半浮栅存储器及半浮栅存储器阵列，工艺过程简单，易于控制。

主权项

1.一种半浮栅存储器的制造方法，其特征在于，所述方法包括如下步骤：在具有第一种掺杂类型的半导体衬底内形成浅沟槽隔离结构；在所述半导体衬底内形成具有第二种掺杂类型的掩埋源区和掺杂阱；在所述半导体衬底的表面形成硬掩膜层；通过光刻工艺定义出U 形凹槽的位置；以光刻胶为掩膜刻蚀掉暴露出的所述硬掩膜层，并以刻蚀后的所述硬掩膜层为掩膜刻蚀所述半导体衬底，在所述半导体衬底内形成U 形凹槽，所述U形凹槽的底部低于所述掩埋源区的顶部并高于所述掩埋源区的底部，且所述U形凹槽将所述掺杂阱分割开为第一掺杂阱和第二掺杂阱；在所述U 形凹槽的内表面形成第一层绝缘薄膜；覆盖所形成的结构淀积具有第一种掺杂类型的第一层导电薄膜，并对所述第一层导电薄膜进行回刻，刻蚀后剩余的所述第一层导电薄膜的上表面应高于所述第一掺杂阱的底部并低于所述第一掺杂阱的顶部；刻蚀掉暴露出的所述第一层绝缘薄膜，将所述第一掺杂阱和第二掺杂阱暴露出来；覆盖所形成的结构淀积具有第一种掺杂类型的第二层导电薄膜，并对所述第二层导电薄膜进行回刻，刻蚀后剩余的所述第二层导电薄膜和第一次导电薄膜形成浮栅，所述浮栅与所述第一掺杂阱和所述第二掺杂阱连接；在所述浮栅之上、所述U 形凹槽的顶部的两侧形成绝缘薄膜侧墙；沿着所述绝缘薄膜侧墙的边沿刻蚀掉暴露出的所述浮栅，刻蚀后剩余的所述浮栅形成第一浮栅和第二浮栅，所述第一浮栅与所述第一掺杂阱连接，所述第二浮栅与所述第二掺杂阱连接；覆盖所形成的结构形成第二层绝缘薄膜；在所述第二层绝缘薄膜之上形成第三层导电薄膜，并对所述第三层导电薄膜进行刻蚀以形成控制栅；刻蚀掉暴露出的所述第二层绝缘薄膜；在所述第一掺杂阱和第二掺杂阱内分别形成具有第二种掺杂类型的第一漏区和第二漏区。