[发明专利]堆叠型半导体封装及其制造方法有效

专利信息
申请号: 201280068297.4 申请日: 2012-12-28
公开(公告)号: CN104081516B 公开(公告)日: 2017-02-15
发明(设计)人: 权容台;李俊奎 申请(专利权)人: NEPES株式会社
主分类号: H01L23/28 分类号: H01L23/28;H01L23/12;H01L23/48
代理公司: 北京路浩知识产权代理有限公司11002 代理人: 谢顺星,张晶
地址: 韩国忠*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种堆叠型半导体封装,其堆叠有不同大小的半导体芯片。本发明一个实施例的堆叠型半导体封装包括第一半导体芯片结构体和第二半导体芯片结构体,所述第一半导体芯片结构体包括第一半导体芯片;第一成型层,包围所述第一半导体芯片;及第一贯通电极,贯通所述第一成型层,与所述第一半导体芯片电连接,所述第二半导体芯片结构体相对于所述第一半导体芯片结构体垂直堆叠,并包括第二半导体芯片;及第二贯通电极,与所述第一贯通电极电连接,其中,所述第一半导体芯片结构体和所述第二半导体芯片结构体具有相同大小。
搜索关键词: 堆叠 半导体 封装 及其 制造 方法
【主权项】:
一种堆叠型半导体封装,其包括第一半导体芯片结构体和第二半导体芯片结构体,所述第一半导体芯片结构体包括:第一半导体芯片;第四成型层,包围所述第一半导体芯片;第四贯通电极,贯通所述第四成型层的下部面,与所述第一半导体芯片电连接;第五贯通电极,贯通所述第四成型层,在所述第五贯通电极之间设置所述第一半导体芯片;及第四重新布线图案,形成于所述第四成型层的下部面,对所述第四贯通电极进行重新布线,与所述第五贯通电极电连接,所述第二半导体芯片结构体相对于所述第一半导体芯片结构体垂直堆叠,并包括:第二半导体芯片;及第二贯通电极,与所述第二半导体芯片电连接,并且与所述第五贯通电极位于同一位置,其中,所述第一半导体芯片结构体和所述第二半导体芯片结构体具有相同大小。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NEPES株式会社,未经NEPES株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201280068297.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top