[发明专利]固体电子装置有效

申请号：	201280058844.0	申请日：	2012-10-25
公开（公告）号：	CN103999207B	公开（公告）日：	2017-07-28
发明（设计）人：	下田达也;德光永辅;尾上允敏;宫迫毅明	申请（专利权）人：	国立研究开发法人科学技术振兴机构
主分类号：	H01L21/822	分类号：	H01L21/822;H01L21/316;H01L27/04
代理公司：	北京北翔知识产权代理有限公司11285	代理人：	杨勇,钟守期
地址：	日本埼玉***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明的一个固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层(可以包含不可避免的杂质)，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前躯体层将前躯体溶液作为原料，所述前躯体溶液将包含所述铋(Bi)的前躯体及包含所述铌(Nb)的前躯体作为溶质，并且用于形成所述氧化物层的加热温度为520℃以上且650℃以下。
搜索关键词：	固体电子装置
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种固体电子装置，其中，所述固体电子装置具备包含铋(Bi)和铌(Nb)的氧化物层，其中，所述氧化物层通过将前躯体层在含氧气氛中加热而形成，所述前躯体层将前躯体溶液作为原料，所述前躯体溶液将包含所述铋(Bi)的前躯体及包含所述铌(Nb)的前躯体作为溶质，且所述氧化物层可以包含不可避免的杂质，并且所述氧化物层具有烧绿石型结晶结构的结晶相。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国立研究开发法人科学技术振兴机构，未经国立研究开发法人科学技术振兴机构许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201280058844.0/，转载请声明来源钻瓜专利网。

上一篇：一种适合于铁矿粉混匀作业生产的混匀效果的计算方法
下一篇：一种基于DELMIA的电缆维修仿真的工程实践方法

同类专利

开关装置-201880014310.5
发明人：关健太 -专利权人：株式会社村田制作所
申请日： 2018-01-30 - 公布日： 2019-10-18 - 主分类号： H01L21/822
摘要：提供插入损耗的增大被抑制的开关装置。开关装置具备：在基板的主面上依次层叠的第一层至第三层；多个输入端子；多个输出端子；多个开关电路；以及多个路径，各个路径通过多个开关电路的一个开关电路，将多个输入端子的一个输入端子与多个输出端子的一个输出端子电连接，多个路径包含在基板的主面的俯视下交叉的第一路径和第二路径，在第一路径和第二路径交叉的交叉区域中，第一路径形成于第一层，第二路径形成于第三层，多个路径中的任意一个路径均未形成于第二层。

半导体装置及半导体装置的制造方法-201680002320.8
发明人：丰田善昭;片仓英明 -专利权人：富士电机株式会社
申请日： 2016-03-15 - 公布日： 2019-10-01 - 主分类号： H01L21/822
摘要：在电路部中设置有在深度方向上贯穿衬底正面侧的p^‑型基区(21)且包围MOSFET(20)周围的p⁺型扩散区(24)。在与电路部相同基板上的保护元件部中，在衬底正面侧的p^‑型扩散区(31)的内部选择性地设置有p⁺⁺型接触区(32)、n⁺型扩散区(33)和p⁺型扩散区(34)。p⁺型扩散区(34)在p^‑型扩散区(31)的外周且在深度方向上贯穿p^‑型扩散区(31)。n⁺型源区(22)、p⁺型扩散区(24)、p⁺⁺型接触区(32)和n⁺型扩散区(33)连接到GND端子。基板背面连接到VCC端子。保护元件部的寄生双极型元件(T1)的回跳开始电压(snap‑back starting voltage)比电路部的寄生双极型元件(T2)的回跳开始电压低。据此，能够实现微型化、浪涌电阻的提高和成本的控制。

半导体芯片-201880008165.X
发明人：清田悠尔;武田崇宏 -专利权人：索尼半导体解决方案公司
申请日： 2018-01-17 - 公布日： 2019-09-06 - 主分类号： H01L21/822
摘要：本技术涉及一种半导体芯片，其能够在抑制高频信号的衰减的同时使得能够确保I/O环中的低阻抗的电流路径。半导体芯片包括：围绕核心电路的I/O环；作为高频信号的输入/输出端子的第一焊盘和第二焊盘；以及电连接到第一焊盘和第二焊盘以及核心电路的高频信号传输线。高频信号传输线形成在I/O环上方的层中。本技术可以应用于输入和输出RF信号的半导体芯片。

用于构造三维(3D)集成电路(IC)(3DIC)和相关系统的方法-201580026517.0
发明人：杜杨;卡里姆·阿拉比 -专利权人：高通股份有限公司
申请日： 2015-04-20 - 公布日： 2019-08-30 - 主分类号： H01L21/822
摘要：本发明揭示用于构造三维集成电路和相关系统的方法。在一个方面中，通过在固持衬底上形成例如晶体管的有源元件来构造第一层。在所述有源元件上方形成互连金属层。在所述互连金属层内形成金属接合垫。还同时或依序地形成第二层。所述第二层与所述第一层以大致相同的方式形成且接着置于所述第一层上，使得所述相应金属接合垫对准且将一个层接合至另一层。接着释放所述第二层的所述固持衬底。接着薄化所述第二层的背侧，使得所述有源元件的后表面(例如，晶体管中的栅极的背面)暴露。可在需要的情况下添加额外层，从而基本上重复此工艺。

薄膜ESD保护器件-201890000246.0
发明人：深堀奏子;坂井宣夫 -专利权人：株式会社村田制作所
申请日： 2018-02-06 - 公布日： 2019-08-16 - 主分类号： H01L21/822
摘要：薄膜ESD保护器件(101)具备：至少在第一主面(PS1)侧具有低电阻部的半导体基板(21)；形成在半导体基板(21)的第一主面(PS1)的绝缘体层(TL)；形成在绝缘体层(TL)的表面的第一输入输出电极(P1)、第二输入输出电极(P2)以及接地电极(GP)；形成在第一主面(PS1)侧的二极管元件(D1)；以及形成在第一主面(PS1)侧的电容器元件(C1)。二极管元件(D1)的第一端与第一输入输出电极(P1)连接，第二端与接地电极(GP)连接。电容器元件(C1)的第三端与第二输入输出电极(P2)连接，第四端与接地电极(GP)连接。二极管元件(D1)的第二端以及电容器元件(C1)的第四端经由低电阻部(半导体基板(21))与接地电极(GP)连接。

ESD保护器件以及信号传输线路-201890000174.X
发明人：植木纪行 -专利权人：株式会社村田制作所
申请日： 2018-06-01 - 公布日： 2019-08-13 - 主分类号： H01L21/822
摘要：ESD保护器件(10)具备：具有第一主面(201)的半导体基板(20)；形成于第一主面(201)的端子电极(41、42)并连接与地线连接的端子电极(43)和端子电极(41、42)，并且构成主线路的一部分的布线电极(51)。在俯视时，半导体基板呈立方体形状。在半导体基板(20)形成有与布线电极(51)连接的第一半导体区域、与第三端子电极连接的第二半导体区域、以及第三半导体区域。第一半导体区域和第二半导体区域沿着半导体基板(20)的短边排列，并且经由沿着短边形成的第三半导体区域电连接。

薄膜ESD保护器件-201890000191.3
发明人：深堀奏子 -专利权人：株式会社村田制作所
申请日： 2018-01-12 - 公布日： 2019-07-12 - 主分类号： H01L21/822
摘要：本实用新型提供薄膜ESD保护器件(101)，具备：具有第1主面(PS1)和第2主面(PS2)的半导体基板(21)、形成于第1主面(PS1)的第1绝缘层(TL1)、形成于第2主面(PS2)的第2绝缘层(TL2)、第1输入输出电极(P1)、第2输入输出电极(P2)、接地电极(GP1、GP2)、二极管元件(D1)、电容器元件(C1)、和电感器元件(L1)。电容器元件(C1)和二极管元件(D1)形成于第1主面(PS1)侧，电感器元件(L1)形成于第2主面侧。电感器元件(L1)经由从第1主面(PS1)贯通至第2主面(PS2)的第1导通导体(TSV1)和第2导通导体(TSV2)而与第1输入输出电极(P1)和第2输入输出电极(P2)分别连接。

信号传送绝缘设备以及功率半导体模块-201580052629.3
发明人：菅健一;钓本崇夫;盐田裕基;诸熊健一;折田昭一;为谷典孝;井上贵公;鱼田紫织 -专利权人：三菱电机株式会社
申请日： 2015-08-19 - 公布日： 2019-07-05 - 主分类号： H01L21/822
摘要：使信号传送绝缘设备具备：第1线圈；第2线圈，与第1线圈对置，与第1线圈构成变压器；第1绝缘膜，在对置的第1线圈和第2线圈之间，由第1电介质构成；第2绝缘膜，包围第1线圈，由电阻率比第1电介质低的第2电介质构成；以及第3绝缘膜，包围第2线圈，由电阻率比第1电介质低的第3电介质构成，或者使信号传送绝缘设备具备：第1线圈；第2线圈，与第1线圈对置，与第1线圈构成变压器；第1绝缘膜，在对置的第1线圈和第2线圈之间，由第1电介质构成；第2绝缘膜，包围第1线圈，由介电常数比第1电介质高的第2电介质构成；以及第3绝缘膜，包围第2线圈，由介电常数比第1电介质高的第3电介质构成。

一种ESD器件及其制作方法-201610850755.X
发明人：朱天志 -专利权人：上海华力微电子有限公司
申请日： 2016-09-26 - 公布日： 2019-06-28 - 主分类号： H01L21/822
摘要：本发明公开了一种新型ESD器件及其制作方法，该ESD器件包括：半导体基体和设置于所述半导体基体中的P阱；生成于所述P阱中的第一N阱和第二N阱；设置于所述第一N阱中的NPN结构以及设置于所述第二N阱中的二极管结构；设置于所述NPN结构的发射极下的ESD植入层，本发明通过将P型ESD植入层的注入位置从集电极下方移到发射极的下方，进一步降低了垂直方向的NPN回滞效应的触发电压，从而达到降低整个静电防护结构的触发电压的目的。

半导体装置-201580030527.1
发明人：久保俊一;大岛喜信;御手洗昌希 -专利权人：哉英电子股份有限公司
申请日： 2015-06-12 - 公布日： 2019-06-25 - 主分类号： H01L21/822
摘要：半导体装置具有：串联连接的第1电路(1)及第2电路(2)；第1端子(T1)，其对第1电路(1)的第1电源线(DL1)提供第1电位；第2端子(T2)，其对第2电路(2)的第2电源线(DL2)提供第2电位；第3端子(T3)，其与第1电路(1)的信号传输线连接；以及保护电路，其与第3端子(T3)连接，在第3端子(T3)的电位相比于第(1)阈值升高的情况下，从第3端子(T3)向第4端子(T4)释放电流。第1电源线(DL1)和第2电源线(DL2)相分离，而且第4端子(T4)不与第1电源线(DL1)直接连接而与引线电连接。

三维存储元件及其制造方法-201710985976.2
发明人：刘福洲 -专利权人：萨摩亚商费洛储存科技股份有限公司
申请日： 2017-10-20 - 公布日： 2019-04-30 - 主分类号： H01L21/822
摘要：本发明公开一种三维存储元件及其制造方法。三维存储元件包括多条底部控制栅极线、多条底部源极线、设置于多条底部源极线的堆叠结构体、多条设置于堆叠结构体上的位线以及多个贯穿堆叠结构体的柱状结构。多条底部源极线设置于多条底部控制栅极线且和多条底部控制栅极线彼此交错。堆叠结构体包括多层相互绝缘且位于不同阶层的堆叠层，每一堆叠层包括多条字线。每一柱状结构连接于相对应的位线与相对应的底部源极线之间，且每一字线和相对应的柱状结构形成一记忆胞。每一柱状结构包括外圈铁电层、核心栅导电柱及位于外圈铁电层与核心栅导电柱之间的环绕通道层，且核心栅导电柱电性连接于相对应的底部控制栅极线。据此，记忆胞的读写顺序可任意选择。

搭载二次电池的电路芯片及其制造方法-201480011105.5
发明人：津国和之;井上龙雄;桧皮清康;殿川孝司;中泽明 -专利权人：日本麦可罗尼克斯股份有限公司;刮拉技术有限公司
申请日： 2014-03-05 - 公布日： 2019-04-19 - 主分类号： H01L21/822
摘要：提供一种搭载二次电池的电路芯片及其制造方法，其中二次电池被直接地装配在电路和二次电池的集成结构的所形成电路的相反的表面。搭载二次电池的电路芯片被配置为这样：二次电池被直接地装配在对应于电路和二次电池的集成结构的电路的区域中。芯片是搭载二次电池的电路芯片，其中二次电池形成与在晶片上所装配的电路区域相对的表面上。通过将具有多层布线的电路的最上部形成到被钝化的电路表面的上部上的二次电池结构中，形成通过制作要被共同使用的表面结构中的电路的多层布线部的最上的布线层所直接堆叠的二次电池，或者将二次电池形成在使其上形成电路的基板的后表面上，从而二次电池和电路形成到集成结构中。

静电保护电路-201610104038.2
发明人：加藤一洋 -专利权人：株式会社东芝
申请日： 2016-02-25 - 公布日： 2019-04-09 - 主分类号： H01L21/822
摘要：本文提供了一种静电保护电路，包括触发电路，该触发电路连接在第一电源线与第二电源线之间。该触发电路被配置为响应于在第一电源线与第二电源线上的电压波动而输出触发信号。分流元件具有在第一电源线与第二电源线之间的主电流通路，并且可以使用触发信号来控制被接通和关断。控制电路被配置为当分流元件的主电流通路的电流值超过预定阈值时，提供控制信号以关断分流元件。

半导体装置及其设计方法-201480070363.0
发明人：岩田光太郎;田中邦昌 -专利权人：罗姆股份有限公司
申请日： 2014-11-20 - 公布日： 2019-03-01 - 主分类号： H01L21/822
摘要：半导体装置(10)在半导体芯片(SCH)上具有热源元件(HSE)和热传感器元件(TE)。从平面视图看热源元件(HSE)的轮廓凹陷，并且凹陷的空间(SP)的深度(y1)被设置为从整个长度(y0)的0.75到0.25倍的尺寸。热传感器元件(TE)的中心部分(Tc)处于接近于连接区域(hse3)的一侧，并且以长度(y3)比长度(x31a)和长度(x31b)短的这样的方式定位于空间(SP)中。如此，可实现热源元件温度检测灵敏度和半导体元件的有效定位。

半导体装置-201680086234.X
发明人：大久保和哉 -专利权人：株式会社索思未来
申请日： 2016-06-10 - 公布日： 2019-01-15 - 主分类号： H01L21/822
摘要：作为栅型二极管的第1二极管(D_A)沿横向排列，具有栅电极(25)及其两侧的p型区域(22a)以及n型区域(19a)而构成。作为STI型二极管的第2二极管(D_B)沿纵向排列，具有p型区域(22a)以及n型区域(19a)、和它们之间的STI元件分离结构(15)而构成。通过该结构，实现ESD保护二极管的低电阻化以及占有面积的减少，且即使发生大浪涌电流也能够可靠地防止静电破坏。

功率转换器-201680085911.6
发明人：松田洋平 -专利权人：三菱电机株式会社
申请日： 2016-11-08 - 公布日： 2019-01-04 - 主分类号： H01L21/822
摘要：为了抑制功率转换器中的开关元件的振荡及误动作，本发明的功率转换器包括：开关元件(11)；以及振荡抑制电路，该振荡抑制电路具有与该开关元件(11)的端子进行电连接的短截线(14)。

电容器-201780030858.4
发明人：竹内雅树;西山茂纪;中川博;后藤觉;中村吉成 -专利权人：株式会社村田制作所
申请日： 2017-06-09 - 公布日： 2019-01-04 - 主分类号： H01L21/822
摘要：在使用了沟道式电容器的电力用半导体中能够抑制因沿面放电引起的装置破坏。该电容器具备：基板；电容器形成区域，其在基板设置有一个以上的沟道；虚设区域，其在基板上位于电容器形成区域与该基板的端部之间；第一电极以及介电膜，它们至少覆盖电容器形成区域，且设置于一个以上的沟道的内部；第二电极，其覆盖电容器形成区域，电位与第一电极不同；以及延长部，其形成于虚设区域，在从第二电极起至基板的端部为止的路径相对于基板形成凹或凸。

半导体器件-201580016424.X
发明人：小山田成圣 -专利权人：野田士克林股份有限公司
申请日： 2015-11-13 - 公布日： 2018-12-28 - 主分类号： H01L21/822
摘要：一种半导体器件(100)，其配置有：半导体集成电路(2)，其具有凸块安装面(2S)；和薄膜电容器部(1)，其经由凸块(22)连接至凸块安装面。半导体集成电路(2)包括施加有一个极性(Vdd)的电源电压的第一电源焊盘(21V)和施加有另一极性(Gnd)的电源电压的第二电源焊盘(21G)。薄膜电容器部(1)包括连接至第一电源焊盘的第一电极层(11)，连接至第二电源焊盘的第二电极层(12)，和形成在第一电极层与第二电极层之间的介电层(13)。半导体器件设置有：电力供应路径(30)，其被配置为向半导体集成电路供应电力；和薄板状金属电阻器部(17)，其被设置在电力供应路径中并且由具有高于第一电极层和第二电极层的体积电阻率的体积电阻率的金属基高电阻材料制成。

用于半导体制程的分离方法-201710358499.7
发明人：陈孟端 -专利权人：正恩科技有限公司
申请日： 2017-05-19 - 公布日： 2018-12-07 - 主分类号： H01L21/822
摘要：一种用于半导体制程的分离方法，通过先于晶圆的上面进行激光切割，再提供作用力于该晶圆的背面上，以断开该晶圆而获得多个晶粒，故通过激光切割的方式，以于切割由小尺寸晶粒所构成的晶圆时，该激光切割不会破坏该晶粒。

静电防护电路、电光装置及电子设备-201480055737.1
发明人：吉井荣仁 -专利权人：精工爱普生株式会社
申请日： 2014-10-10 - 公布日： 2018-11-27 - 主分类号： H01L21/822
摘要：第一静电防护电路配备第一n型晶体管和第一p型晶体管，第二静电防护电路配备第二n型晶体管和第二p型晶体管中的至少一者，源与这些晶体管的栅连接，第一n型晶体管的栅与低电位电源配线VSS进行电连接，第一n型晶体管的漏与信号配线SL进行电连接，第一p型晶体管的栅与高电位电源配线VDD进行电连接，第一p型晶体管的漏与信号配线SL进行电连接，第二n型晶体管和第二p型晶体管中的至少一者的漏与低电位电源配线VSS或高电位电源配线VDD进行电连接。

半导体装置和电子电路-201820474979.X
发明人：内田慎一 -专利权人：瑞萨电子株式会社
申请日： 2018-04-04 - 公布日： 2018-11-13 - 主分类号： H01L21/822
摘要：本实用新型涉及半导体装置和电子电路。一种半导体装置包括：形成在第一层中并且指示固定电势的多个第一导线；以及形成在堆叠于第一层上的第二层中的电感器，并且在平面图中，多个第一导线中的位于电感器的形成区域的范围内的第一导线的布线宽度被形成为比位于电感器的形成区域的范围之外的第一导线的布线宽度窄。

半导体器件-201790000368.5
发明人：中矶俊幸;松枝齐;铃木隆信;梶原健二;松本英显 -专利权人：株式会社村田制作所;新日本无线株式会社
申请日： 2017-08-23 - 公布日： 2018-10-30 - 主分类号： H01L21/822
摘要：本实用新型提供半导体器件。半导体器件(100)具备：基板(20)，其具有第一主面(10A)、第二主面(20B)以及侧表面；元件区域(40)，在基板(20)上设置于第一主面(10A)侧，形成有半导体元件；以及布线层(90)，其设置于第一主面(10A)上，包括与半导体元件形成电连接的多个端子电极(80A、80B)，基板(10)具有在对第一主面(10A)俯视观察下形成于基板(10)的周缘的多个周缘区域(30A、30B)，在对第一主面(10A)俯视观察下，多个端子电极(80A、80B)分别与多个周缘区域(30A、30B)各自相邻，在对第一主面(10A)俯视观察下，多个端子电极(80A、80B)和元件区域(40)位于比多个周缘区域(30A、30B)靠内侧位置，多个周缘区域(20A、30B)彼此绝缘，元件区域(40)和多个端子电极(80A、80B)与多个周缘区域(30A、30B)绝缘。

半导体装置、包含其的电子电路以及半导体装置形成方法-201810296240.9
发明人：内田慎一 -专利权人：瑞萨电子株式会社
申请日： 2018-04-04 - 公布日： 2018-10-23 - 主分类号： H01L21/822
摘要：本发明涉及半导体装置、包含其的电子电路以及半导体装置形成方法。一种半导体装置包括：形成在第一层中并且指示固定电势的多个第一导线；以及形成在堆叠于第一层上的第二层中的电感器，并且在平面图中，多个第一导线中的位于电感器的形成区域的范围内的第一导线的布线宽度被形成为比位于电感器的形成区域的范围之外的第一导线的布线宽度窄。

薄膜电容器和半导体器件-201680021116.0
发明人：吉泽正充;服部笃典;波多野弘孝;楠本和贵 -专利权人：野田士克林股份有限公司
申请日： 2016-12-28 - 公布日： 2018-10-23 - 主分类号： H01L21/822
摘要：一种在包括半导体芯片(50)的半导体器件(100)的重新分布层(10)中的薄膜电容器(20)。该薄膜电容器(20)包括电容器本体(21)，该电容器本体(21)包括第一电极(21A)、在所述第一电极上的电介质(21B)和在所述电介质上的第二电极(21C)；以及粘合部(22)，该粘合部被设置在所述第一电极(21A)的下表面上，并且用于将所述薄膜电容器(20)附接到所述半导体芯片(50)的保护膜(52)上。所述电容器本体(21)的厚度和所述粘合部(22)的厚度的总和为20μm或更小。

用于改善晶片平面度的方法和由该方法制成的接合晶片组件-201680081960.2
发明人： G.巴蒂尼卡;K.亚达瓦利;范谦;B.A.哈斯克尔;H.S.埃尔-古劳里 -专利权人：奥斯坦多科技公司
申请日： 2016-12-16 - 公布日： 2018-09-28 - 主分类号： H01L21/822
摘要：一种用以改善半导体晶片的平面度的方法和由该方法制成的组件。在该方法的一个优选实施例中，具有预定厚度或图案的诸如SiO2的压缩PECVD氧化物层被沉积在具有不合意的翘曲或弯曲的半导体晶片的第二表面上。沉积的氧化物层的厚度或图案由测量的半导体晶片的翘曲或弯曲来确定。压缩氧化物层在半导体晶片的第二表面上引发抵消的压缩力，以降低跨半导体晶片的主表面的翘曲和弯曲。

一种单晶片制作高压恒流IC方法-201611078915.X
发明人：万立宏;范捷;唐红祥 -专利权人：江苏丽隽功率半导体有限公司
申请日： 2016-11-30 - 公布日： 2018-08-28 - 主分类号： H01L21/822
摘要：本发明公开了一种单晶片制作高压恒流IC方法，将N型单晶片进行单面抛光；进行光刻和淡P型(P‑)扩散处理；将光刻和扩散处理后的单晶片进行淡N型（N‑）掺杂操作；进行栅氧化、多晶沉淀和多晶光刻腐蚀操作；正面浓N型（N+）光刻、掺杂、扩散；进行正面金属淀积、光刻和刻蚀；进行背面注入操作；进行背面减薄、背面注入操作，完成退火和背面金属化，进而完成高压恒流IC的制作，本发明制作的工艺简单，成本更省，产品性能更加可靠；采用单晶片制作高压恒流IC，高电压很容易实现，制作工艺比已有技术简单，成本更省。

一种可调节电路集成板的生产工艺-201810305554.0
发明人：赵杰 -专利权人：海安威诺电子科技有限公司
申请日： 2018-04-08 - 公布日： 2018-08-17 - 主分类号： H01L21/822
摘要：本发明提供一种可调节电路集成板的生产工艺，所述的电路集成板带有可调试性结构，所述的可调试性结构包括如下功能模块，监测信号功能模块、分析信号功能模块、接收外部控制信号的功能模块、用于传递信号的网络存储功能模块、导出信号功能模块以及处理导出的信息功能模块；所述的生产工艺包括如下步骤：1）制作硅晶圆片；2）制作集成电路；3）集成电路封装。本发明的可调节电路集成板的生产工艺，生产出的电路集成板能够容易精确定位错误，获得灵活的调试功能。

薄膜器件-201690000755.4
发明人：芦峰智行;进藤智;竹岛裕 -专利权人：株式会社村田制作所
申请日： 2016-03-23 - 公布日： 2018-07-03 - 主分类号： H01L21/822
摘要：本实用新型的目的在于提供防止由于树脂层膨胀产生的应力而薄膜电阻元件破损且可靠性高的薄膜器件。在电阻薄膜(12)中的俯视时与第一金属薄膜(15a～15c)重叠的部分，由第一金属薄膜(15a～15c)将电阻薄膜(12)压向基板(1)，所以能够缓和由于在高温状态下树脂层(3)膨胀而施加给薄膜电阻元件(R1、R2)的弯曲应力等，由于在电阻薄膜(12)中的俯视时不与第一金属薄膜(15a～15c)重叠的部分形成有第一加强用薄膜(12a)，所以能够防止由于树脂层(3)膨胀产生的应力等而薄膜电阻元件(R1、R2)破损，能够得到可靠性高的带薄膜电阻元件(R1、R2)的薄膜器件(100)。

半导体装置及其制造方法-201380075051.4
发明人：船矢琢央;五十岚孝行 -专利权人：瑞萨电子株式会社
申请日： 2013-03-25 - 公布日： 2018-06-08 - 主分类号： H01L21/822
摘要：在半导体基板(SB)上隔着第1绝缘膜地形成线圈(CL1)，以覆盖第1绝缘膜以及线圈(CL1)的方式形成第2绝缘膜，在第2绝缘膜上形成有焊盘(PD1)。在第2绝缘膜上形成有具有使焊盘(PD1的一部分露出的开口部(OP1)的层叠膜(LF)，在所述层叠绝缘膜上形成有线圈(CL2)。线圈(CL2)配置在线圈(CL1)的上方，线圈(CL2)与线圈(CL1)进行磁耦合。层叠膜(LF)由氧化硅膜(LF1)、其上的氮化硅膜(LF2)、以及其上的树脂膜(LF3)构成。

薄膜器件-201690000491.2
发明人：芦峰智行;小宫山卓;中矶俊幸 -专利权人：株式会社村田制作所
申请日： 2016-01-08 - 公布日： 2018-05-29 - 主分类号： H01L21/822
摘要：本实用新型目的在于提供防止由于因树脂层膨胀产生的应力而使薄膜电阻元件破损从而能够得到可靠性高的薄膜器件的技术。通过在配置于树脂层(3)的与基板(1)相反的一侧的树脂层(4)形成为在俯视中与薄膜电阻元件(电阻薄膜(12))重叠的第一束缚用薄膜(14)，能够将薄膜电阻元件相对于基板(1)压入，因此能够缓和由于在高温状态下树脂层(2～4)膨胀而施加于薄膜电阻元件的弯曲应力，能够防止由于因树脂层(2～4)的膨胀产生的应力而使薄膜电阻元件破损。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]固体电子装置有效

专利文献下载