[发明专利]半导体系统和半导体装置有效
| 申请号： | 201110270990.7 | 申请日： | 2011-09-14 |
| 公开（公告）号： | CN102623043A | 公开（公告）日： | 2012-08-01 |
| 发明（设计）人： | 权大韩;崔昌奎;李埈宇;宋泽相 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C11/4096 | 分类号： | G11C11/4096 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体装置，包括：奇数数据时钟缓冲器组，被配置为保持多相位源时钟信号的相位或将多相位源时钟信号的相位移位，并输出第一多相位时钟信号；偶数数据时钟缓冲器组，被配置为保持多相位源时钟信号的相位或将多相位源时钟信号的相位移位，并输出第二多相位时钟信号；奇数数据输出缓冲器组，被配置为响应于第一多相位时钟信号来驱动奇数数据，并将驱动的数据输出至奇数数据焊盘组；以及偶数数据输出缓冲器组，被配置为响应于第二多相位时钟信号来驱动偶数数据，并将驱动的数据输出至偶数数据焊盘组，其中，第一多相位时钟信号和第二多相位时钟信号的时钟信号相位彼此不同。 | ||
| 搜索关键词： | 半导体 系统 装置 | ||
【主权项】：
一种半导体装置，包括：奇数数据时钟缓冲器组，所述奇数数据时钟缓冲器组被配置为对多相位源时钟信号的相位进行缓冲，并输出第一多相位时钟信号；偶数数据时钟缓冲器组，所述偶数数据时钟缓冲器组被配置为对所述多相位源时钟信号的相位进行缓冲，并输出第二多相位时钟信号；奇数数据输出缓冲器组，所述奇数数据输出缓冲器组被配置为响应于所述第一多相位时钟信号来驱动奇数数据，并将驱动的数据输出至奇数数据焊盘组；以及偶数数据输出缓冲器组，所述偶数数据输出缓冲器组被配置为响应于所述第二多相位时钟信号来驱动偶数数据，并将驱动的数据输出至偶数数据焊盘组，其中，所述第一多相位时钟信号和所述第二多相位时钟信号的时钟信号的相位彼此不同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110270990.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于外部电压确定操作模式的存储器装置及其操作方法-201811318563.X
- 许珍锡;文正旭;金基镐;白真赫;玄锡勋 - 三星电子株式会社
- 2018-11-07 - 2019-08-27 - G11C11/4096
- 本公开涉及基于外部电压确定操作模式的存储器装置以及操作该存储器装置的方法。该存储器装置包括：单元阵列，所述单元阵列包括多个存储单元；模式选择器，所述模式选择器检测外部提供的至少一个电压信号的电平，并根据检测所述至少一个电压信号的所述电平的结果，选择与多个标准对应的多个操作模式中的任何一个。所述存储器装置还包括模式控制器，所述模式控制器响应于来自所述模式选择器的模式选择信号，输出设置信息，所述设置信息用于设置所述存储器装置来经由根据所述多个标准中的选定标准的接口与存储器控制器通信；以及校准电路，所述校准电路根据所述设置信息，生成用于控制所述存储器装置中的电路块的控制码。
- 数据接口电路及存储装置-201821754443.X
- 范习安 - 长鑫存储技术有限公司
- 2018-10-26 - 2019-07-09 - G11C11/4096
- 本公开提供了一种数据接口电路及存储装置，属于存储器技术领域。该数据接口电路包括至少一个数据焊盘、至少一个第一连接电路、时钟焊盘、第二连接电路和至少一个锁存器，其中，各第一连接电路与各数据焊盘一一对应；第一连接电路的输入端连接对应的数据焊盘；第二连接电路输入端与时钟焊盘连接；各锁存器与各第一连接电路一一对应；锁存器的输入端与对应的第一连接电路的输出端连接，锁存器的控制端与第二连接电路的输出端连接；各第一连接电路的延迟时间在设定时间范围内，且任一第一连接电路的路径长度大于第二连接电路的路径长度。该数据接口电路的具有较小的功耗。
- 动态随机存取存储器及其操作方法-201810437842.1
- 李忠勋;刘献文 - 南亚科技股份有限公司
- 2018-05-09 - 2019-07-02 - G11C11/4096
- 本公开提供一种具有数据更正功能的动态随机存取存储器(dynamic random access memory，DRAM)及其操作方法。该DRAM包括一控制电路，经配置以接收一输入数据及一温度信号；一第一错误更正码(Error correction code，ECC1)电路，经配置由该输入数据产生一第一编码数据及一第二错误更正码(ECC2)电路，经配置由该输入数据产生一第二编码数据。
- 半导体装置-201810677683.2
- 金敬勋 - 爱思开海力士有限公司
- 2018-06-27 - 2019-06-04 - G11C11/4096
- 一种半导体装置包括被分配给第一数据字节的第一发射器和被分配给第二数据字节的第二发射器，其中被分配给第一数据字节和第二数据字节中的已去激活的字节的每个发射器的电源节点与接地端子耦接。
- DRAM输出驱动电路及其减小漏电的方法-201811643052.5
- 刘成;白亮;向荣 - 西安紫光国芯半导体有限公司
- 2018-12-29 - 2019-05-10 - G11C11/4096
- 本发明一种DRAM输出驱动电路及其减小漏电的方法，包括依次连接在工作电压端和接地电压端的上拉晶体管和下拉晶体管，上拉晶体管和下拉晶体管之间驱动电压输出端dq；所述的上拉晶体管的基底连接电压选择器的输出端，电压选择器的输入端分别连接对应的加载电压和额外加载电压，电压选择器的控制端连接电压选择信号。通过设置的电压选择器针对不同的上拉晶体管，在不同状态下选择不同大小的基底电压，使其能够针对不同上拉晶体管的漏电流的大小和阈值电压的相关性，实现输出驱动电路在省电模式时减小漏电流，从而减小漏电，并且在正常工作的情况下能够给输出级提供足够的驱动能力；有效减少DRAM输出驱动电路在省电模式下的漏电流。
- 用于基于存储器模块中的选通信号来训练控制信号的方法-201480060972.8
- T.G.莫里斯;J.C.贾斯珀;J.V.罗夫莱西;B.T.泰森 - 英特尔公司
- 2014-12-05 - 2018-12-04 - G11C11/4096
- 存储器控制器向存储器模块传送控制信号，其中，存储器控制器连续地向存储器模块传送时钟信号。存储器控制器通过迭代地分析选通信号来确定相对于时钟信号对控制信号的调整。
- 一种输入输出驱动器校准电路、方法及半导体存储器-201711311498.3
- 张宏广 - 长鑫存储技术有限公司
- 2017-12-11 - 2018-10-26 - G11C11/4096
- 本发明提出一种用于输入输出驱动器的校准电路，方法及半导体存储器。校准电路包括外部电阻，用于提供标准电阻值；开关组，连接于外部电阻、上拉驱动单元和下拉驱动单元；以及校准器，连接于开关组，用于输出控制信号；校准器分别与上拉驱动单元和下拉驱动单元连接，当开关组处于第一工作模式时，根据校准器提供的第一校准信号，使上拉驱动单元的电阻值匹配于外部电阻；当开关组处于第二工作模式时，根据校准器提供的第二校准信号，使下拉驱动单元的电阻值匹配于上拉驱动单元的电阻值。本发明整体电路设计上更加紧凑，另外可以减少器件的数量从而降低能耗。
- 双倍数据率同步动态随机存取存储器及其输出驱动电路-201710181867.5
- 谷立军;周格至 - 瑞昱半导体股份有限公司
- 2017-03-24 - 2018-10-09 - G11C11/4096
- 本发明涉及一种双倍数据率同步动态随机存取存储器及其输出驱动电路。双倍数据率同步动态随机存取存储器，包括：控制电路及输出驱动电路。控制电路提供第一电压、第二电压、第三电压及第四电压。输出驱动电路耦接控制电路且包括上拉式电路、接垫及下拉式电路。当接垫的电位由第四电压提升至第一电压时，下拉式电路的第二驱动晶体管的漏极与源极之间的电位介于第三电压及第四电压之间。当接垫的电位由第一电压下降至第四电压时，上拉式电路的第一驱动晶体管的源极与漏极之间的电位介于第一电压及第二电压之间。藉此，确保输出驱动电路的晶体管不会有超压问题且可安全工作。
- 电阻值校准电路及应用其的半导体存储器-201721337059.5
- 赖荣钦 - 睿力集成电路有限公司
- 2017-10-13 - 2018-04-10 - G11C11/4096
- 本实用新型提供一种电阻值校准电路以及应用其的半导体存储器，本实用新型的电阻值校准电路以P+多晶硅电阻和N+多晶硅电阻的组合电阻作为参考电阻，利用P+多晶硅电阻和N+多晶硅电阻的电阻温度系数互逆的特性，补偿温度对参考电阻的影响，提高电阻值校准的准确性，可应用到半导体存储器上，用于校准输入输出端口驱动单元的电阻值，提高输入输出端口的输入输出性能。
- 电阻值校准电路和方法及应用其的半导体存储器-201710954182.X
- 赖荣钦 - 睿力集成电路有限公司
- 2017-10-13 - 2017-12-22 - G11C11/4096
- 本发明提供一种电阻值校准电路和方法，以及应用其的半导体存储器，本发明的电阻值校准电路以P+多晶硅电阻和N+多晶硅电阻的组合电阻作为参考电阻，利用P+多晶硅电阻和N+多晶硅电阻的电阻温度系数互逆的特性，补偿温度对参考电阻的影响，提高电阻值校准的准确性，可应用到半导体存储器上，用于校准输入输出端口驱动单元的电阻值，提高输入输出端口的输入输出性能。
- 随机存取存储器及调整随机存取存储器读取时序的方法-201410012964.8
- 吴顺科 - 南亚科技股份有限公司
- 2014-01-10 - 2017-10-13 - G11C11/4096
- 本发明提供一种随机存取存储器及调整随机存取存储器读取时序的方法，该随机存取存储器包括一命令解码器、一移位计算电路及一列使能电路。命令解码器，输出一读取指令，以存取该随机存取存储器；其中，该命令解码器还输出具有一列地址控制器值的一模式暂存器指令，以定义该随机存取存储器的一列地址控制器延迟。移位计算电路，根据该列地址控制器延迟及一参考延迟产生一移位边界。列使能电路，在该命令解码器输出该读取指令后产生一列选择信号，以及根据该移位边界调整该列选择信号的输出时序。本发明的随机存取存储器能够动态的调整读取时序。
- 用于基于存储器访问模式解决DRAM页面冲突的系统和方法-201580004047.8
- M·蒙达尔;H-J·罗 - 高通股份有限公司
- 2015-01-09 - 2016-08-24 - G11C11/4096
- 公开了用于管理针对DRAM存储器设备(104)的访问请求的系统、方法和计算机程序。一个实施包括在与DRAM存储器设备(104)进行相对应的存储器事务之前接收针对多个存储器客户端(110)中的至少一个的存储器访问模式数据(116)。接下来，基于所接收到的存储器访问模式数据(116)确定(114)该多个存储器客户端(110)中的第一个的未来事务会与该多个存储器客户端(110)中的第二个的当前事务形成未来页面冲突。该未来页面冲突随后通过由该第一和第二存储器客户端(110)根据所接收到的存储器访问模式数据(116)对针对该DRAM存储器设备(104)中的相关联的存储体(106)的访问进行交织而被解决。
- 任意K值和8值DRAM的写入电路和读出电路-201310211023.2
- 方振贤;刘莹 - 黑龙江大学
- 2011-04-19 - 2013-10-09 - G11C11/4096
- 本发明涉及一种任意K值和8值DRAM的写入电路与读出电路。写入电路和读出电路的结构特征相同，设计写入电路使提供比写入电路的输入增高Δ的多值信号；考虑存储单元的输出比输入波形偏小或非等阶梯，设计读出电路用来作校正，将非正规的多值信号转换为正规的(等阶梯)多值信号。写入电路和读出电路都有良好的量化整形作用，当Cj电压变化不越过上下二新阈值时，很容易恢复原多值信息，具有抗干扰能力和多值信息恢复能力。主要用于FPGA、CPLD、半或全制定ASIC和存储器等VLSI及其它数字IC技术领域。
- 端接器件系统-201110310543.X
- 李春一;马青江 - 澜起科技（上海）有限公司
- 2011-10-13 - 2013-04-17 - G11C11/4096
- 本发明提供一种端接器件系统。所述端接器件系统包括需要端接电阻的器件与端接电路结构，其中，端接电路结构又包括端接电阻电路及与端接电阻电路连接的判断电路；所述端接电阻电路包括至少一个受控端接单元，每一个受控端接单元都包括用于与需要端接电阻的器件连接的端接连接端、受控开关及电阻，用于基于所述受控开关的开闭来向与所述端接连接端连接的器件提供端接电阻；所述判断电路用于基于控制连接在端接连接端的器件的控制器件的控制指令来判断所述待器件是否需要连接端接电阻，以输出开闭控制信号至所述端接电阻电路的受控开关，以控制开闭，由此可基于器件的需要才提供端接电阻，从而能避免器件处于空闲状态时的功耗的浪费。
- 一种用于FPGA的可编程存储单元电路-201110242676.8
- 傅啟攀;温长清 - 深圳市国微电子股份有限公司
- 2011-08-23 - 2013-03-06 - G11C11/4096
- 本发明公开一种用于FPGA的可编程存储单元电路，该存储单元电路包括存储位置、电源、地；所述存储位置与地通过第一不可逆编程连接器件连接；所述存储位置与电源通过第二不可逆编程连接器件连接；在所述存储单元电路编程为0后，所述第一不可逆编程连接器件被不可逆编程为将所述存储位置与地永久连接；在所述存储单元电路编程为1后，所述第二不可逆编程连接器件被不可逆编程为将所述存储位置与电源永久连接。本发明通过以上技术方案，解决现有技术中用于FPGA的可编程存储单元电路安全性、可靠性偏低的技术问题。
- 写入电路、读取电路、内存缓冲器及内存条-201110193167.0
- 马青江;李海洋 - 澜起科技（上海）有限公司
- 2011-07-11 - 2013-01-16 - G11C11/4096
- 本发明提供一种写入电路、读取电路、内存缓冲器及内存条。其中，所述写入电路包括：数据采集单元、第一校验单元、数据还原单元、第一校验数据生成单元、第一调整单元及写入单元；所述读取电路包括：数据读取单元、第二校验单元、输出数据生成单元、第二校验数据生成单元、第二调整单元及输出单元；所述内存缓冲器包括前述写入电路及读取电路；所述内存条包括前述内存缓冲器及多个与所述内存缓冲器连接的内存芯片。本发明的优点在于：能以低功耗方式与内存控制器进行数据传输，并能将基于转位控制数据所传输的数据读出或写入DDR4内存芯片。
- 半导体系统和半导体装置-201110270990.7
- 权大韩;崔昌奎;李埈宇;宋泽相 - 海力士半导体有限公司
- 2011-09-14 - 2012-08-01 - G11C11/4096
- 本发明公开了一种半导体装置，包括：奇数数据时钟缓冲器组，被配置为保持多相位源时钟信号的相位或将多相位源时钟信号的相位移位，并输出第一多相位时钟信号；偶数数据时钟缓冲器组，被配置为保持多相位源时钟信号的相位或将多相位源时钟信号的相位移位，并输出第二多相位时钟信号；奇数数据输出缓冲器组，被配置为响应于第一多相位时钟信号来驱动奇数数据，并将驱动的数据输出至奇数数据焊盘组；以及偶数数据输出缓冲器组，被配置为响应于第二多相位时钟信号来驱动偶数数据，并将驱动的数据输出至偶数数据焊盘组，其中，第一多相位时钟信号和第二多相位时钟信号的时钟信号相位彼此不同。
- PMOS管带通-带阻和高通-低通变阈电路-201110291038.5
- 方振贤;刘莹;方倩 - 黑龙江大学
- 2011-09-15 - 2012-05-02 - G11C11/4096
- 本发明公开PMOS管带通-带阻和高通-低通变阈电路，PMOS管带通-带阻变阈电路由二个NMOS管Q1、Q3和三个PMOS管Q2、Q4、Q5，及二个电阻R0、R1组成；PMOS管高通-低通变阈电路由一个NMOS管Q1和二个PMOS管Q2、Q5，及二个电阻R0、R1组成；另一种PMOS管高通-低通变阈电路由一个NMOS管Q3和二个PMOS管Q4、Q5，及二个电阻R0、R1组成。采用参考电压Vref调节带通阈、带阻阈、高通阈、低通阈。已有控制MOS管阈值技术只能控制阈值的幅度，本发明所述的变阈电路，很容易实现将8值、10值和任意K值动态存储单元嵌入DRAM存储阵列所需要的转换电路，实现多值组合逻辑电路和多值时序逻辑电路，使电路结构最简。用于FPGA、CPLD、半或全制定ASIC和存储器等VLSI及其它数字IC技术领域。
- 任意K值和8值DRAM的存储单元及写入与读出电路-201110097206.7
- 方振贤;刘莹 - 黑龙江大学
- 2011-04-19 - 2011-12-21 - G11C11/4096
- 本发明公开一种任意K值和8值DRAM的存储单元电路及写入电路与读出电路。存储单元电路由电压跟随器F、F栅极的存储电容Cj和CMOS传输门G1和G2组成，考虑F的输入输出间有直流电平偏移Δ，设计写入电路使提供比写入电路的输入增高Δ的多值信号；又考虑F的电压放大倍数小于1，造成F的输出比输入波形偏小或非等阶梯，设计读出电路用来作校正，将非正规的多值信号转换为正规的(等阶梯)多值信号。写入电路和读出电路都有良好的量化整形作用，当Cj电压变化不越过上下二新阈值时，很容易恢复原多值信息，具有抗干扰能力和多值信息恢复能力。主要用于FPGA、CPLD、半或全制定ASIC和存储器等VLSI及其它数字IC技术领域。
- 半导体存储器-200980102871.1
- 中冈裕司 - 株式会社理技独设计系统
- 2009-01-19 - 2010-12-22 - G11C11/4096
- 一种半导体存储器，它具备有着：在把数据给予写入的情况下，按将与写入指令被输入时的频率相同的时序的时候的数据写入到、被活性化了的存储体里的数据输入缓冲器(110)的样子给予实施控制；在把数据给予读出的情况下，按针对读出指令被输入时的频率数，用3以上的所定的读出反应时间，从被活性化了的存储体里将数据读出来的样子，对输出的数据输出缓冲器(120)给予实施控制的缓冲器控制回路(130)。
- 静态随机存储器写入系统与存储器-201010155533.9
- 庄景德;石维强;李鸿瑜;林志宇;杜明贤;周世杰;李坤地 - 智原科技股份有限公司
- 2010-04-02 - 2010-08-18 - G11C11/4096
- 本发明提供一种写入系统与存储器，该写入系统应用于静态随机存储器。本发明写入系统中设有一仿真写入电路、一负脉冲电压控制电路与至少一个常规写入电路；各常规写入电路中则包括有一写入驱动电路及一负脉冲电压供应电路。在进行写入时，仿真写入电路驱动一仿真位元线使其电位改变，因而使负脉冲电压控制电路得以根据仿真位元线的电位产生一负脉冲电压控制信号。而在各常规写入电路中，当写入驱动电路将一对应的常规位元线导通至一偏压端以驱动其电位改变时，负脉冲电压供应电路可根据收到的负脉冲电压控制信号而将偏压端由一工作电压切换导通至一相异的负脉冲电压。本发明能有效缩短写入流程所需的时间，加速存储器的操作频率。
- 动态随机访问存储器的控制器及用户指令处理方法-200910091102.8
- 魏初舜 - 杭州华三通信技术有限公司
- 2009-08-07 - 2010-01-13 - G11C11/4096
- 本发明公开了一种动态随机访问存储器(DRAM)的控制器及用户指令处理方法。本发明同时对当前用户指令、及其下一条用户指令进行BANK冲突判别，并利用得到的当前用户指令及其下一条用户指令的判别信息生成对DRAM颗粒的控制命令和地址信号，从而能够提高DRAM的读写访问性能，进而提高DRAM的读写访问带宽利用率。而且，本发明还可为每一个BANK都设置有一对应BANK表项，并在表项中设置表示某些操作是否可执行的变量，从而实现了对各BANK及其对应行的可操作状态的有效管理。
- 数据控制信号的校正电路与校正方法-200810083145.7
- 陈逸琳;张政信 - 瑞昱半导体股份有限公司
- 2008-03-07 - 2009-09-09 - G11C11/4096
- 一种数据控制信号的校正电路包含时间延迟补偿电路，其用以接收两相互补的信号及一直流电压，该直流电压是与该两相互补的信号分别具有两电压交点，该时间延迟补偿电路根据该两电压交点间的时间差而输出控制电压；及压控延迟电路，其用以根据该控制电压而将数据控制信号延迟预定时间，藉以降低该数据控制信号与数据信号间的信号偏离。
- 专利分类
