[发明专利]双重图形化方法、形成互连结构的方法有效
| 申请号： | 201010560208.0 | 申请日： | 2010-11-25 |
| 公开（公告）号： | CN102479700A | 公开（公告）日： | 2012-05-30 |
| 发明（设计）人： | 洪中山 | 申请（专利权）人： | 中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/31 | 分类号： | H01L21/31;H01L21/311;H01L21/768;H01L21/02 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双重图形化的方法、形成互连结构的方法，所述双重图形化方法，包括：提供基底；在基底上形成抗反射层；在抗反射层上形成第一可图形化介质层；图形化第一可图形化介质层，形成第一结构；形成第二可图形化介质层，覆盖第一结构和抗反射层，且第二可图形化介质层的厚度大于所述第一结构的高度；去除部分第二可图形化介质层，使第二可图形化介质层的厚度与第一结构的高度相近，两者之差范围小于200埃；图形化去除了部分的第二可图形化介质层，形成第二结构；刻蚀所述抗反射层，露出所述基底，将所述第一结构和第二结构形成的图形转移到所述抗反射层。本发明的第一结构和第二结构的高度相同，在后续的平坦化工艺中，平坦化工艺易于控制。 | ||
| 搜索关键词： | 双重 图形 方法 形成 互连 结构 | ||
【主权项】：
一种双重图形化方法，其特征在于，包括：提供基底；在所述基底上形成抗反射层；在所述抗反射层上形成第一可图形化介质层；图形化所述第一可图形化介质层，形成第一结构；形成第二可图形化介质层，覆盖所述第一结构和抗反射层，且所述第二可图形化介质层的厚度大于所述第一结构的高度；去除部分所述第二可图形化介质层，使所述第二可图形化介质层的厚度与所述第一结构的高度之差小于200埃；图形化所述去除了部分的第二可图形化介质层，形成第二结构；刻蚀所述抗反射层，露出所述基底，将所述第一结构和第二结构形成的图形转移到所述抗反射层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010560208.0/，转载请声明来源钻瓜专利网。
- 上一篇：机动车锁
- 下一篇：陶瓷生片干燥设备和使用该干燥设备制造陶瓷生片的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
