[发明专利]制造大功率半导体模块的方法和大功率半导体模块有效

申请号：	201010202629.6	申请日：	2010-06-09
公开（公告）号：	CN101924044A	公开（公告）日：	2010-12-22
发明（设计）人：	彼得·贝克达尔;马库斯·克内贝尔;汤姆斯·施托克迈尔	申请（专利权）人：	赛米控电子股份有限公司
主分类号：	H01L21/58	分类号：	H01L21/58;H01L21/60;H01L23/055;H01L23/32
代理公司：	中原信达知识产权代理有限责任公司 11219	代理人：	车文;樊卫民
地址：	德国***	国省代码：	德国;DE
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种制造大功率半导体模块的方法和大功率半导体模块，该大功率半导体模块具有衬底、连接装置和负载连接件，大功率半导体构件设置在衬底的导体带上并借助连接装置与负载连接件连接。此外，大功率半导体模块具有可与外部的印制电路板连接的辅助接触连接面。在这里，主要的制造步骤是，将第一导体带的各第一接触面与大功率半导体构件的至少一个第二接触面和负载连接件的至少一个第三接触面同时或者顺次进行材料配合的连接；随后将由至少一个大功率半导体构件、连接装置和负载连接件组成的复合体设置成大功率半导体模块的壳体。所述大功率半导体模块适合于统一的制造工艺，具有机械稳定的负载连接件并满足依据IEC 61287关于空气隙和爬电距离的要求。
搜索关键词：	制造大功率半导体模块方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

用于制造大功率半导体模块的方法，所述大功率半导体模块具有衬底(10)、连接装置(40)和大量负载连接件(50)，其中，至少一个大功率半导体构件(20)设置在所述衬底(10)的导体带(14)上并适于电路地借助所述连接装置(40)与至少一个负载连接件(50)连接，并且其中，所述连接装置(40)具有能与外部的印制电路板(60)连接的辅助接触连接面(460)，其特征在于如下主要制造步骤：·提供衬底(10)和连接装置(40)，所述连接装置(40)至少由具有结构化的第一导电金属箔(42)、电绝缘箔(44)和结构化的第二导电金属箔(46)的层序列形成，其中，各结构化部形成由各金属箔构成的第一导体带和第二导体带；·将所述第一导体带(42)的各第一接触面(420)与大功率半导体构件(20)的至少一个第二接触面(200)和负载连接件(50)的至少一个第三接触面(500)同时或者顺次进行材料配合的连接；·将由至少一个大功率半导体构件(20)、连接装置(40)和负载连接件(50)组成的复合体设置成所述大功率半导体模块的壳体(30)。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛米控电子股份有限公司，未经赛米控电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201010202629.6/，转载请声明来源钻瓜专利网。

上一篇：晶体振子的制造方法
下一篇：防眩膜的制造方法、防眩膜及模具的制造方法

同类专利

晶片临时接合方法和薄晶片制造方法-201510982698.6
发明人：安田浩之;菅生道博;田上昭平;田边正人 -专利权人：信越化学工业株式会社
申请日： 2015-12-24 - 公布日： 2019-08-27 - 主分类号： H01L21/58
摘要：本发明提供经由临时接合配置体将晶片与支承体临时接合的方法。该配置体是复合临时粘合层，其由与晶片可脱离地接合的非有机硅热塑性树脂层(A)、在其上设置的热固性硅氧烷聚合物层(B)、和与支承体可脱离地接合的热固性硅氧烷改性聚合物层(C)组成。该方法包括下述步骤：提供晶片层叠体，该晶片层叠体具有已在晶片上形成的树脂层(A)上形成的热固性有机硅组合物层(B')；提供支承体层叠体，该支承体层叠体具有在支承体上形成的含硅氧烷组合物层(C')；和在真空中将层(B')和层(C')连接和加热以使这些层彼此接合和固化。

集成电路封装衬底-201380079633.X
发明人：张青磊;S·M·洛茨 -专利权人：英特尔公司
申请日： 2013-10-16 - 公布日： 2019-08-27 - 主分类号： H01L21/58
摘要：本公开的实施例涉及用于双表面精整层封装衬底组件的技术和配置。在一个实施例中，方法包括：在封装衬底的第一侧上沉积第一层压层和在设置在封装衬底的第二侧上的一个或多个电触点上沉积第一表面精整层；从封装衬底的第一侧去除第一层压层；在封装衬底的第二侧上沉积第二层压层和在设置在封装衬底的第一侧上的一个或多个电触点上沉积第二表面精整层；以及从封装衬底的第二侧去除第二层压层。可描述其他实施例并且/或者要求它们的权利。

微拾取和键合组装-201480082033.3
发明人： P·L·常;C·帕瓦舍;M·C·梅伯里;J-H·岑 -专利权人：英特尔公司
申请日： 2014-10-17 - 公布日： 2019-08-20 - 主分类号： H01L21/58
摘要：微拾取和键合头、组装方法、以及器件组件。在实施例中，微拾取和键合头将微器件元件(例如(微)LED)整体从源基板转移到目标基板(例如，LED显示器基板)。源基板上的锚固和释放结构使得器件元件能够与源基板分离，同时压敏键合剂(PSA)使得器件元件能够临时固定到微拾取和键合头的基座。一旦器件元件被永久固定到目标基板，就可以通过对接合层进行剥离和/或热分解来破坏PSA接合层。

用于静电力增强半导体接合的装置、系统及方法-201580012016.7
发明人：秦舒;张明 -专利权人：美光科技公司
申请日： 2015-01-26 - 公布日： 2019-07-30 - 主分类号： H01L21/58
摘要：本文描述微电子装置及制造方法的各种实施例。在一个实施例中，一种用于增强晶片接合的方法包含：将衬底组合件定位于单极静电卡盘上使其与电极直接接触；将导体电耦合到定位于所述第一衬底的顶部上的第二衬底；及施加电压到所述电极，由此在所述第一衬底与所述第二衬底之间创造电势差，所述电势差在所述第一衬底与所述第二衬底之间产生静电力。

用于将电路载体与载体板焊接的方法-201510679726.7
发明人： P·琼斯;C·科赫;M·西拉夫 -专利权人：英飞凌科技股份有限公司
申请日： 2015-10-19 - 公布日： 2019-07-12 - 主分类号： H01L21/58
摘要：本发明涉及一种用于将电路载体(2)与载体板(3)焊接的方法。对此提供载体板(3)、电路载体(2)和焊料(5)。载体板(3)具有上侧(3t)以及第一校准装置(41)。电路载体(2)具有下侧(2b)以及第二校准装置(42)。将电路载体(2)放置在载体板(3)上，以使得电路载体(2)的下侧(2b)朝向载体板(3)的上侧(3t)，焊料(5)布置在载体板(3)和电路载体(2)之间，并且第一校准装置(41)为第二校准装置(42)形成止挡部，其限制了放置在载体板(3)上的电路载体(2)沿着载体板(3)的上侧的移动。然后熔化焊料(5)并随后冷却，直到其硬化并将下金属化层(22)处的电路载体(2)材料配合地与载体板(3)连接。

三维集成电路（3DIC）堆叠的载体翘曲控制-201310177995.4
发明人：林俊成;林士庭;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-05-14 - 公布日： 2019-06-21 - 主分类号： H01L21/58
摘要：形成封装堆叠(PoP)器件的实施例方法包括：在载体上临时安装衬底；在衬底上堆叠第一管芯，管芯和衬底中至少一个具有与载体失配的热膨胀系数；以及在第一管芯上堆叠第二管芯。衬底可以由有机衬底、陶瓷衬底、硅衬底、玻璃衬底、和层压衬底中的一个形成。

半导体装置的制造方法-201610283784.2
发明人：日野泰成;川端大辅 -专利权人：三菱电机株式会社
申请日： 2016-04-29 - 公布日： 2019-05-17 - 主分类号： H01L21/58
摘要：本发明的目的在于提供一种半导体装置的制造方法，该方法抑制烧结性的接合材料的材料成本的增大，且进行高品质的接合。本发明涉及的半导体装置的制造方法具有下述工序：工序(a)，在基板(绝缘基板(3))之上配置片状的烧结性的接合材料(2a)；工序(b)，在工序(a)之后，在接合材料(2a)之上配置半导体元件(1)；以及工序(c)，一边在基板与半导体元件(1)之间对所述接合材料(2a)施加压力、一边对所述接合材料(2a)进行烧结，接合材料(2a)含有Ag或Cu的微粒，微粒被有机膜包裹。

含有半导体芯片的装置及生产这种装置的方法-201410763538.8
发明人： P·帕尔姆;T·沙尔夫 -专利权人：英飞凌科技股份有限公司
申请日： 2014-10-31 - 公布日： 2019-05-14 - 主分类号： H01L21/58
摘要：含有半导体芯片的装置及生产这种装置的方法。装置包括含有第一面的第一半导体芯片，其中第一接触焊盘被布置在第一面之上。装置进一步包括含有第一面的第二半导体芯片，其中第一接触焊盘被布置在第一面之上，其中第一半导体芯片和第二半导体芯片被布置，以使得第一半导体芯片的第一面面向第一方向，且第二半导体芯片的第一面面向与第一方向相反的第二方向。第一半导体芯片位于第二半导体芯片轮廓的横向外侧。

基板适配器生产方法、基板适配器和半导体元件接触方法-201510824966.1
发明人：马丁·布雷夫斯;安德列亚斯·欣里希;安德列亚斯·克莱因;迈克尔·舍费尔;伊利萨·克里尔 -专利权人：贺利氏德国有限及两合公司
申请日： 2015-11-24 - 公布日： 2019-04-30 - 主分类号： H01L21/58
摘要：本发明涉及基板适配器生产方法、基板适配器和半导体元件接触方法。一种用于生产基板适配器(50)的方法，该基板适配器(50)特别用于接触半导体元件(26)，该方法包括以下步骤：‑使导电的金属元件(15)结构化；‑至少在一些区段用电绝缘材料(10)特别是塑料封装结构化的金属元件(15)；和‑将接触材料(13)应用到金属元件(15)的第一侧(17)上。

一种半导体器件的制造方法和电子装置-201510264407.X
发明人：黄河;李海艇;朱继光;克里夫·德劳利 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯集成电路（宁波）有限公司
申请日： 2015-05-21 - 公布日： 2019-04-09 - 主分类号： H01L21/58
摘要：本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。包括：提供第一衬底，从第一衬底的第一表面在第一衬底内形成具有第一深度的浅沟槽隔离，其中第一深度为浅沟槽隔离的底部至第一表面的距离；形成覆盖第一衬底的第一表面的介电盖帽层；提供承载衬底，将第一衬底的形成有介电盖帽层的一侧与承载衬底相接合；从与第一表面相对的第二表面对第一衬底进行减薄处理至第二深度；以减薄处理后的第一衬底作为器件层进行半导体器件的制作。本发明实施例的方法，由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，第一衬底可以采用普通的体硅衬底作为基本的器件层衬底，可以降低成本。

在嵌入式固化区中固化热可固化材料-201380066399.7
发明人：耶罗·范·德·布兰德;阿肖克·斯里德哈;安雅·亨肯斯;贡特尔·德烈森 -专利权人：荷兰应用自然科学研究组织TNO;德国汉高公司
申请日： 2013-12-17 - 公布日： 2019-04-09 - 主分类号： H01L21/58
摘要：本公开涉及一种用于在嵌入式固化区(2)中固化热可固化材料(1)的方法、及由此方法产生的组件。此方法包括提供被部分地布置在组件(9)与基底(10)之间的热传导条(3)，在组件(9)与基底(10)之间形成有嵌入式固化区(2)。热传导条(3)从嵌入式固化区(2)延伸至可获得辐射区(7)，可获得辐射区(7)与嵌入式固化区(2)保持距离且至少部分地无部件(9)和基底(10)。此方法进一步包括借助电磁辐射(6)在可获得辐射区(7)中照射热传导条(3)。通过在热传导条(3)中吸收电磁辐射(6)所产生的热(4a)沿热传导条(3)的长度从可获得辐射区(7)传导至嵌入式固化区(2)，以通过从热传导条(3)发散至嵌入式固化区(2)中的传导热(4b)来固化热可固化材料(1)。

用于处理半导体装置的方法及结构-201480043545.9
发明人：杰斯皮德·S·甘德席 -专利权人：美光科技公司
申请日： 2014-07-21 - 公布日： 2019-04-02 - 主分类号： H01L21/58
摘要：形成半导体结构的方法包含：将载体衬底暴露于硅烷材料以形成涂层；移除所述涂层的至少邻近所述载体衬底的外围的部分；将另一衬底以粘合方式接合到所述载体衬底；及将所述另一衬底与所述载体衬底分离。所述硅烷材料包含具有(XO)3Si(CH2)nY、(XO)2Si((CH2)nY)2或(XO)3Si(CH2)nY(CH2)nSi(XO)3的结构的化合物，其中XO是可水解烷氧基，Y是有机官能基，且n是非负整数。一些方法包含：在第一衬底上方形成包括Si‑O‑Si的聚合材料；移除所述聚合材料的一部分；及将另一衬底以粘合方式接合到所述第一衬底。结构包含：包括Si‑O‑Si的聚合材料，其安置于第一衬底上方；粘合剂材料，其安置于所述第一衬底及所述聚合材料的至少一部分上方；及第二衬底，其安置于所述粘合剂材料上方。

载体、其制造方法及使用载体制造无芯封装基板的方法-201610126659.0
发明人：张志强;白四平;杨志刚;程文则 -专利权人：武汉光谷创元电子有限公司
申请日： 2016-03-07 - 公布日： 2019-03-19 - 主分类号： H01L21/58
摘要：本发明涉及载体、其制造方法及使用载体制造无芯封装基板的方法。一种制造用于无芯封装基板(100)的载体(10)的方法，包括：步骤S1，形成固化树脂(12)；以及步骤S2，在固化树脂(12)的表面(14)形成易于剥离的导体层(16)，该导体层(16)与固化树脂(12)之间的结合力为0.01‑0.05N/mm。

功率电子组件-201821238528.2
发明人： H·U·萨格鲍姆 -专利权人：赛米控电子股份有限公司
申请日： 2018-08-02 - 公布日： 2019-03-08 - 主分类号： H01L21/58
摘要：提出了一种功率电子组件，其具有基板、具有功率半导体元件和设置在它们之间的粘附层，其中基板具有面向功率半导体元件的第一表面，其中功率半导体元件具有面向基板的第三表面，其中粘附层具有第二表面，该第二表面接触第三表面并且具有第一一致的表面轮廓，该第一一致的表面轮廓具有第一粗糙度，并且其中功率半导体元件的与第三表面相对的第四表面具有第二表面轮廓，该第二表面轮廓具有第二粗糙度，所述第二表面轮廓遵循第一表面轮廓。

具有粘附层的功率电子组件，以及用于制造所述组件的方法-201810872291.1
发明人： H·U·萨格鲍姆 -专利权人：赛米控电子股份有限公司
申请日： 2018-08-02 - 公布日： 2019-02-26 - 主分类号： H01L21/58
摘要：提出了一种方法和由该方法制造的组件，该组件配置为具有基板、具有功率半导体元件和设置在它们之间的粘附层，其中基板具有面向功率半导体元件的第一表面，其中功率半导体元件具有面向基板的第三表面，其中粘附层具有第二表面，该第二表面优选地跨整个区域接触第三表面并且具有第一一致的表面轮廓，该第一一致的表面轮廓具有第一粗糙度，并且其中功率半导体元件的与第三表面相对的第四表面具有第二表面轮廓，该第二表面轮廓具有第二粗糙度，所述第二表面轮廓遵循第一表面轮廓。

芯片排列方法-201510101174.1
发明人：关家一马 -专利权人：株式会社迪思科
申请日： 2015-03-06 - 公布日： 2019-02-15 - 主分类号： H01L21/58
摘要：本发明提供一种能够以高精度排列芯片的芯片排列方法。芯片排列方法将多个芯片(19)排列于晶片(11)上，构成为包括：槽形成步骤，在晶片的正面(11a)侧形成交叉的多个槽(13)，这多个槽(13)分别划分出芯片载置区域(15)；液体供给步骤，对芯片载置区域供给液体(17)；芯片载置步骤，在实施了液体供给步骤后，将芯片载置于液体上并通过液体的表面张力将芯片定位于芯片载置区域上；以及液体去除步骤，在实施了芯片载置步骤后，去除液体，从而使多个芯片排列于晶片上。

半导体模块-201510244472.6
发明人： D.博洛夫斯基;A.弗勒梅尔特;C.克施廷;C.施塔尔胡特 -专利权人：英飞凌科技股份有限公司
申请日： 2015-05-14 - 公布日： 2019-01-08 - 主分类号： H01L21/58
摘要：本发明涉及一种半导体模块。本发明涉及一种用于制造电子模块的方法。对此，提供组件（99），该组件具有：电路载体（3），该电路载体具有金属的第一表面区段（311）；第一接合配对件（1），该第一接合配对件借助于第一连接层（41）与金属的第一表面区段（311）以材料决定的方式连接；和金属的第二表面区段（111；312）。在热处理中，将金属的第二表面区段（111；312）不中断地保持在下述温度上，该温度高于至少为300℃的热处理最低温度。此外，提供第二接合配对件（2）。通过将第二接合配对件（2）在对第二表面区段（111；312）进行热处理结束之后以材料决定的方式与组件（99）连接，建立第二接合配对件（2）和组件（99）之间的牢固的连接。

制造电路载体和连接电导体与电路载体的金属化层的方法-201510375933.3
发明人： M.埃瑟特;M.诺曼;T.诺伊贝尔;G.施特罗特曼 -专利权人：英飞凌科技股份有限公司
申请日： 2015-07-01 - 公布日： 2018-12-25 - 主分类号： H01L21/58
摘要：本发明涉及制造电路载体和连接电导体与电路载体的金属化层的方法。本发明的一个方面涉及用于制造电路载体（10）的方法。对此，提供电绝缘载体（1），所述载体具有上侧（1t），以及与上侧（1t）相对的下侧（2t）。同样提供第一金属薄膜（21）和硬化材料（20）。于是，制造在上侧（1t）上布置的上部的金属化层（2），所述上部的金属化层具有硬化地带（25）。在此，硬化地带（25）的至少一个连续的区段（250）通过硬化材料（20）的至少一部分扩散到第一金属薄膜（21）中产生。

用于基板的贯通式炉和裸片结合器-201410669842.6
发明人：吉多·祖特尔;凯文·多曼奇赫;丹尼尔·安德烈亚斯·谢勒;雷托·魏伯尔 -专利权人：贝思瑞士股份公司
申请日： 2014-11-20 - 公布日： 2018-11-30 - 主分类号： H01L21/58
摘要：本发明提供用于基板的贯通式炉和裸片结合器。用于基板(3)的贯通式炉包括：炉(1)，炉(1)具有通道(2)；和运输系统，用于将基板(3)运输通过通道(2)。通道(2)由基部(4)、前侧壁(5)、后侧壁(6)和顶部(7)界定。基部(4)包含多个第一孔(8)，所述多个第一孔(8)能够连接到保护气体源(9)，使得在操作期间能够供给保护气体。通道(2)的前侧壁(5)包括纵向狭缝(11)，纵向狭缝(11)平行于通过方向(10)延伸且由底边缘(12)和上边缘(13)界定。运输系统包括至少一个夹子(15)，用于将基板(3)运输通过通道(2)。夹子(15)能沿通道(2)的纵向狭缝(11)来回移动。这样的贯通式炉特别适于用于软焊裸片结合器中。

在裸片垫上具有印刷电介质粘合剂的封装IC-201310463563.X
发明人：阮·穆赫德·米苏阿里·苏莱曼;阿扎达尔·达哈兰 -专利权人：德州仪器公司
申请日： 2013-10-08 - 公布日： 2018-11-09 - 主分类号： H01L21/58
摘要：一种组装封装集成电路IC的方法(100)包含将粘性电介质可聚合材料印刷(101)到引线框的裸片垫上，所述引线框具有定位在所述裸片垫外部的金属端子。放置(102)顶侧包含多个结合垫的IC裸片，使所述IC裸片的底侧放置到所述粘性电介质可聚合材料上。对所述多个结合垫与所述引线框的所述金属端子之间的结合线进行线结合(104)。

多芯片集成的多级重布线层-201410476243.2
发明人： E·格茨;B·麦姆勒;W·摩尔泽;R·马恩科波夫 -专利权人：英特尔IP公司
申请日： 2014-06-27 - 公布日： 2018-11-06 - 主分类号： H01L21/58
摘要：本申请公开了多芯片集成的多级重布线层。公开了一种多芯片封装和共用重布线层。在一个实施例中，形成第一和第二管芯，其中每个第一和第二管芯具有不同高度。将管芯放置在衬底上。研磨第一、第二或这两个管芯使得第一和第二管芯具有大约相同高度。利用单个工艺在同一时间在第一和第二管芯这两者上形成层，如重布线层，以及封装第一和第二管芯以及形成的层。

用于把半导体管芯附接到载体的方法-201510720146.8
发明人： M.鲍尔;L.海策尔;C.施蒂姆普弗尔 -专利权人：英飞凌科技股份有限公司
申请日： 2015-10-30 - 公布日： 2018-11-02 - 主分类号： H01L21/58
摘要：本公开涉及用于把半导体管芯附接到载体的方法。方法包括：提供半导体管芯，所述半导体管芯包括第一主面和与第一主面相对的第二主面以及在第一主面上的至少一个电接触元件；把绝缘层施加到所述半导体管芯的所述第二主面上；把焊料互连层施加到所述绝缘层上；以及利用焊料互连层把所述半导体管芯附接到载体。

使用不导电丝网印刷与施涂粘合剂的半导体裸片附接方法-201080004725.8
发明人：埃克高柴·根加南塔诺;苏拉蓬·沙瓦杰恩 -专利权人：密克罗奇普技术公司
申请日： 2010-05-21 - 公布日： 2018-11-02 - 主分类号： H01L21/58
摘要：将例如环氧树脂的均匀不导电材料层(108)丝网印刷到集成电路晶片(102)的背侧上达所需厚度，且接着对其进行加热直到其被硬固化为止(C阶段)(110)。接着将具有经硬固化涂层的所述集成电路晶片锯开以分离个别集成电路裸片(124)。将不导电粘合剂施涂到引线框架(116)的裸片附接桨形件(116a)的配合面上。将所述裸片放置到所述不导电粘合剂中且接着加热裸片与裸片附接桨形件组合件以使所述粘合剂(118)硬固化在所述裸片与裸片附接桨形件的所述配合面之间。此提供所述集成电路裸片与所述裸片附接桨形件的长期电隔离且有效地消除从所述裸片附接桨形件的银迁移，所述银迁移导致形成增加所述裸片中的不希望的泄漏电流且最终在其操作期间导致故障的导电路径。

生成具有粘结剂的层和形成材料配合连接的方法以及装置-201510770793.X
发明人： N·霍伊克;M·马奇托;R·斯佩克尔斯 -专利权人：英飞凌科技股份有限公司
申请日： 2015-11-12 - 公布日： 2018-09-18 - 主分类号： H01L21/58
摘要：本发明涉及一种用于在接合件(1)上生成具有粘结剂(3)的层(31)的方法。为此提供载体(30)，在其上涂有粘结剂(3)。该粘结剂(3)包含以大量金属颗粒的形式构成的金属。接合件(1)被放置到位于载体(30)上的粘结剂(3)上并且按压位于载体上的粘结剂(3)，从而由粘结剂(3)形成的层(31)粘附在接合件(1)上。该接合件(1)与粘附在其上的层(31)一起从载体(30)取下。通过气流(50)除去层(31)的边缘(32)，在边缘处，层(31)从接合件(1)的侧面突出，从而留下粘附在接合件(1)上的层(31)的层剩余。

无芯板制造方法-201410856829.1
发明人：张志强;李志东;谢添华 -专利权人：广州兴森快捷电路科技有限公司;宜兴硅谷电子科技有限公司;深圳市兴森快捷电路科技股份有限公司
申请日： 2014-12-31 - 公布日： 2018-07-20 - 主分类号： H01L21/58
摘要：一种无芯板制造方法，包括：提供支撑载体；在支撑载体上积层压合内层铜箔，各内层铜箔层之间设有内半固化片，然后在外半固化片外侧设置外层铜箔并制成无芯板；其中，压合内层铜箔与内半固化片的压合最高温度为140～180℃；把无芯板从支撑载体分离。采用本申请的无芯板制造方法，在压合过程中，内半固化片与内层铜箔采用预压合，外层采用全压合，压合温度与压合时间均提高。与常规的压合相比，采用本方案中的压合参数压合后的内半固化片固化程度只占常规参数的70～95％，在最终外层的压合过程再采用全压合参数进行压合，降低各内层半固化片整体的残留应力，降低无芯板的翘曲。

预封装件和制造半导体封装件的方法以及电子装置-201510802368.4
发明人：张根豪;姜芸炳;赵泰济 -专利权人：三星电子株式会社
申请日： 2015-11-19 - 公布日： 2018-07-06 - 主分类号： H01L21/58
摘要：本发明提供了制造半导体封装件的方法。所述方法包括步骤：在衬底的第一表面上形成包括金属的保护层，以覆盖设置在衬底的第一表面上的半导体器件；利用粘合构件将支承衬底附着至保护层；处理与保护层相对的衬底的第二表面，以去除衬底的一部分；以及将支承衬底从衬底拆卸。

集成电路封装件及其形成方法-201510059724.8
发明人：余振华;吴集锡;邱文智;李祥帆;戴世芃;邱当荣 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-02-05 - 公布日： 2018-06-08 - 主分类号： H01L21/58
摘要：本发明提出了一种形成集成电路封装件的方法。第一多个第一层堆叠件被安装在衬底上，其中，衬底具有与第一层堆叠件中的每一个堆叠件均相应的一个或多个接触焊盘并且具有与第一层堆叠件中的每一个堆叠件均相配套的一个或多个探测焊盘。电测试第一层堆叠件中的每一个堆叠件并且识别已知良好的第一层堆叠件和已知不良的第一层堆叠件。第一多个堆叠衬底被安装在已知良好的第一层堆叠件上，由此形成多个第二层堆叠件。电测试第二层堆叠件中的每一个堆叠件以识别已知良好的第二层堆叠件和已知不良的第二层堆叠件。本发明还提供了根据该形成集成电路封装件的方法而形成的半导体器件。

将半导体封装连接到板的方法-201510233832.2
发明人： C·马尔贝拉 -专利权人：英飞凌科技股份有限公司
申请日： 2015-02-27 - 公布日： 2018-03-30 - 主分类号： H01L21/58
摘要：本发明涉及将半导体封装连接到板的方法。将半导体封装连接到板的方法包括提供具有多个接触区域的板，提供具有多个接触区域的半导体封装，从多个接触区域中选择特定接触区域，施加焊料球到该接触区域并且其中施加两个或更多个特定焊料球到该特定接触区域，并且以这样的方式将该半导体封装连接到板，使得两个或更多个特定焊料球彼此连接或与板的多个接触区域中的接触区域连接。

器件晶片的加工方法-201210530080.2
发明人： D·马丁;M·布朗 -专利权人：株式会社迪思科
申请日： 2012-12-10 - 公布日： 2018-01-23 - 主分类号： H01L21/58
摘要：本发明提供一种器件晶片的加工方法，其用于防止因粘接剂的附着而发生器件不合格。所述器件晶片的加工方法的特征在于具备下述步骤载体晶片准备步骤，准备在与器件晶片的外周剩余区域对应的位置具有载体剩余区域的载体晶片；凹部形成步骤，在载体剩余区域形成凹部；粘接剂配设步骤，在凹部形成步骤实施后，将粘接剂以从载体晶片的表面突出的方式配设在凹部；晶片贴合步骤，在粘接剂配设步骤实施后，将载体晶片的表面侧与器件晶片的表面侧贴合，通过粘接剂将器件晶片固定在载体晶片；以及薄化步骤，在晶片贴合步骤实施后，对器件晶片的背面侧进行磨削或研磨以将器件晶片薄化至预定厚度。

部件承载件-201720089687.X
发明人：米凯尔·图奥米宁 -专利权人：奥特斯(中国)有限公司
申请日： 2017-01-20 - 公布日： 2017-12-29 - 主分类号： H01L21/58
摘要：一种部件承载件(100)，包括芯板(108)；具有至少一个接触焊盘(158)的部件(102)，尤其是电子部件，所述部件被安装在所述芯板(108)上；至少一个导电层结构(104)和至少一个电绝缘层结构(106)，安装在所述芯板(108)上的所述部件(102)被嵌入在所述至少一个导电层结构和所述至少一个电绝缘层结构中。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]制造大功率半导体模块的方法和大功率半导体模块有效

专利文献下载