[发明专利]半导体存储设备及其重置控制电路有效
| 申请号： | 200910152327.X | 申请日： | 2009-06-30 |
| 公开（公告）号： | CN101620882A | 公开（公告）日： | 2010-01-06 |
| 发明（设计）人： | 宋清基 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34;G11C5/00;G06F1/24;H03K3/02;H03K3/037 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 钱大勇 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体存储设备及其重置控制电路，所述半导体存储设备包含一重置控制电路，用以在重置信号输入的使能时间点监视重置信号并输出对应于重置信号的状态的监视信号。当监视信号的状态相等时重置控制单元也使能并输出一重置控制信号，且与重置控制信号的使能同步地结束对重置信号的监视。一内部电路用以接收重置控制信号，且重置控制信号控制内部电路的初始化。当重置信号保持使能状态预定时间段时重置控制信号被使能，以使得可以防止与在重置信号中产生中断有关的重置故障。 | ||
| 搜索关键词： | 半导体 存储 设备 及其 重置 控制电路 | ||
【主权项】：
1.一种半导体存储设备，包含：一重置控制电路：与重置信号的使能时间点同步地监视所述重置信号的状态，并输出对应于所述重置信号的状态的监视信号；使能并输出一重置控制信号，其中当所述监视信号的状态相等时使能该重置控制信号；与所述重置控制信号的使能同步地停止对所述重置信号的监视；以及一内部电路，接收该重置控制信号，其中由该重置控信号来控制该内部电路的初始化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910152327.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 非易失性存储器设备的低待机功率与快速开启-201680035643.7
- 克里斯堤涅·松特;维贾伊·拉加万;I·C·格莱汀娜里;加里·彼得·莫斯卡鲁克;罗杰·J·贝特曼;维尼特·阿格拉瓦;塞缪尔·莱什纳 - 赛普拉斯半导体公司
- 2016-08-19 - 2019-02-05 - G11C11/34
- 公开了用于在待机操作状态下驱动非易失性存储器设备的系统和方法。待机检测电路检测非易失性存储器系统是否处于待机状态。响应于确定非易失性存储器系统处于待机状态，偏置控制电路向处于待机模式的非易失性存储器系统的驱动器提供偏置电流。
- 半导体器件及包括半导体器件的半导体系统-201310544946.X
- 姜熙元 - 爱思开海力士有限公司
- 2013-11-06 - 2018-08-14 - G11C11/34
- 提供一种半导体器件。所述半导体器件包括控制信号发生器和第一数据输入单元。控制信号发生器响应于测试使能信号而利用解码信号产生包括第一比特和第二比特的反相控制信号。第一数据输入单元响应于反相控制信号的第一比特而将输入数据的第一比特反相以产生第一内部数据的第一比特。此外，第一数据输入单元响应于反相控制信号的第二比特而将输入单元的第二比特反相以产生第一内部数据的第二比特。
- 嵌入式非易失性存储器-201510089671.4
- 吴常明;吴伟成;曾元泰;刘世昌;蔡嘉雄;李汝谅;庄学理 - 台湾积体电路制造股份有限公司
- 2015-02-27 - 2018-04-17 - G11C11/34
- 本发明提供了一种嵌入在先进的逻辑电路中的非易失性存储器及其形成方法。在非易失性存储器中，字线和擦除栅极的顶面低于控制栅极的顶面。此外，在实施自对准硅化工艺之前字线和擦除栅极被介电材料围绕。因此，在字线和擦除栅极上不能形成金属硅化物以在随后的化学机械抛光工艺中产生短路和电流泄漏的问题。
- 半导体器件和包括半导体器件的半导体系统-201310498846.8
- 黄正太 - 爱思开海力士有限公司
- 2013-10-22 - 2018-04-17 - G11C11/34
- 提供一种半导体器件，其包括内部命令发生器和偏压发生器。内部命令发生器产生第一至第四内部命令信号，所述第一至第四内部命令信号与外部编程信号的脉冲同步被顺序地使能。第一内部命令信号控制用于读取储存在存储器单元中的数据的读取操作，第二和第三内部命令信号控制用于将存储器单元编程的编程操作。偏压发生器响应于第一和第四内部命令信号而产生读取偏压信号，所述读取偏压信号用于控制施加至内部电路的输出电压信号的电平。
- 存储器结构及其操作方法-201410247047.8
- 黄振浩;林展庆;黄汉屏;陈俊丞;黄宗彬 - 力晶科技股份有限公司
- 2014-06-05 - 2018-04-13 - G11C11/34
- 本发明提出一种存储器结构及其操作方法。存储器结构包括双向三极管与记忆胞。记忆胞电性连接于双向三极管。
- 存储数据的方法、内存控制器和中央处理器-201480000446.2
- 徐君;赵俊峰 - 华为技术有限公司
- 2014-04-30 - 2018-03-06 - G11C11/34
- 本发明公开了一种存储数据的方法、内存控制器和中央处理器。该方法包括接收CPU发送的预设置命令，该预设置命令指示将缓存线在内存中对应的位置写1；根据该预设置命令，将该缓存线在该内存中对应的位置写1；接收该CPU发送的将该缓存线中的数据写入该内存的写命令；根据该写命令，将该缓存线中的0数据写入该0数据在该内存中对应的位置。本发明实施例的存储数据的方法、内存控制器和中央处理器，能够降低访问时延。
- CMOS反熔丝单元-201680034443.X
- 许富菖 - NEO半导体公司
- 2016-04-11 - 2018-01-19 - G11C11/34
- 公开了一种CMOS反熔丝单元。在一个方面中，一种装置包括N‑阱和在N‑阱上形成的反熔丝单元。反熔丝单元包括沉积在N‑阱中的漏极P+扩散区、沉积在N‑阱中的源极P+扩散区以及沉积在N‑阱上的氧化层，氧化层具有与漏极P+扩散区重叠的重叠区域。控制栅沉积在氧化层上。当控制栅和漏极P+扩散区之间的电压差超过氧化层的电压阈值并形成从控制栅到漏极P+扩散区的泄漏路径时，反熔丝单元的数据位被编程。泄漏路径被限制为发生在重叠区域中。
- 一种硬盘执行应用代码的方法及装置-201480000524.9
- 雷晓松 - 华为技术有限公司
- 2014-04-30 - 2017-12-15 - G11C11/34
- 本发明实施例提供一种硬盘执行应用代码的方法及装置，涉及存储技术领域，使得硬盘能够支持基于来自硬盘外部的应用代码对硬盘进行访问的方式，从而增强硬盘的性能，进而提升客户端与硬盘之间的交互能力。该方法包括硬盘接收应用代码和应用代码的执行策略；硬盘根据应用代码，确定应用代码是否需要在虚拟机环境中执行；如是，则硬盘根据应用代码的执行策略，在虚拟机环境中执行应用代码。
- 一种固态硬盘存储模块及固态硬盘-201620928514.8
- 李志雄;苏景辉;钟孟辰;李小强;谭康强 - 深圳市江波龙电子有限公司
- 2016-08-23 - 2017-06-16 - G11C11/34
- 本实用新型适用于存储介质领域，尤其涉及一种固态硬盘存储模块及固态硬盘。所述固态硬盘存储模块包括存储主体，多个SATA接口触片，存储电路和控制电路，所述多个SATA接口触片、存储电路分别与所述控制电路电连接；所述存储主体的一端设有贯穿所述存储主体的隔槽，所述多个SATA接口触片设于所述存储主体上表面设置有所述隔槽的一端；所述存储主体下表面设置有所述隔槽的一端设置有凹槽。通过凹槽的设计，外部设有凸块的SATA标准接口连接器能够与包含本实用新型提供的固态硬盘存储模块的固态硬盘紧密连接，从而提高所述固态硬盘的连接稳定性。
- 带有衬底应激区的分裂栅存储器单元及其制作方法-201380050696.2
- M.塔达尤尼;N.杜 - 硅存储技术公司
- 2013-07-31 - 2017-05-10 - G11C11/34
- 一种存储器设备及其制作方法，所述存储器设备具有第一导电类型的半导体材料的衬底；所述衬底中第二导电类型的隔开的第一区域和第二区域，在所述衬底中两者之间带有沟道区；在所述衬底上方且与所述衬底绝缘的导电浮动栅极，其中所述浮动栅极被布置为至少部分地在所述第一区域和所述沟道区的第一部分上方；横向地邻近所述浮动栅极且与所述浮动栅极绝缘的导电第二栅极，其中所述第二栅极被布置为至少部分地在所述沟道区第二部分上方并且与所述沟道区第二部分绝缘；以及形成于所述第二栅极下方的所述衬底中的嵌入碳化硅应激区。
- 一种抗软失效存储单元以及锁存器和触发器-201410488333.3
- 吴梅梅;王妍;刘静;王元中 - 中国传媒大学
- 2014-09-22 - 2017-04-19 - G11C11/34
- 本发明公开了一种抗软失效存储单元以及锁存器和触发器，所述一种抗软失效存储单元包括抗软失效电路，所述抗软失效电路的交叉耦合下拉NMOS管以及下拉保持NMOS管均各自串联一个NMOS管；所述一种抗软失效存储单元还包括反相器，所述交叉耦合下拉NMOS管的漏极均通过一所述反相器连接到与所述下拉保持NMOS管串联的NMOS管的栅极。本发明的种抗软失效存储单元以及锁存器和触发器在较低的延迟和功耗损失情况下，能够有效提高时序电路的抗软失效能力，在软失效问题日益显著的今天，具有重要应用价值和实际意义。
- 具有替换控制栅极和附加浮置栅极的非易失性存储器位单元-201280043909.4
- A·W·霍施 - 美商新思科技有限公司
- 2012-07-17 - 2016-11-09 - G11C11/34
- 各实施例涉及一种具有替换金属控制栅极和附加浮置栅极的非易失性存储器（“NVM”）位单元。可以使用无任何附加工艺步骤的标准互补金属‑氧化物‑半导体制造工艺（“CMOS工艺”）来创建该位单元、由此减少与制作并入NVM位单元的半导体器件关联的成本和时间。
- 保持和刷新闸流晶体管随机存取存储器中的数据的方法-201580010678.0
- H·栾;B·贝特曼;V·阿克赛尔拉德;C·程 - 克劳帕斯科技有限公司
- 2015-09-25 - 2016-10-12 - G11C11/34
- 本发明公开了一种使用垂直闸流晶体管的易失性存储器阵列，同时公开了操作该阵列以读取、写入、保持和刷新其中存储的数据的方法。
- 包括选择/差分阈值电压特征的非易失性存储器感测的系统和方法-201180016681.5
- H.V.特伦;S.萨哈 - 硅存储技术公司
- 2011-03-30 - 2016-10-12 - G11C11/34
- 公开了用于经由具有差分阈值电压的MOS晶体管的使用来提供选择性阈值电压特性的系统和方法。在一个示例性实施例中，提供了一种金属氧化物半导体器件，其包括具有源极区、漏极区和在其之间的沟道区、在所述沟道区之上的绝缘层，以及所述绝缘层的栅极部分的半导体材料的衬底。此外，关于该器件，绝缘层的形状和/或结区的形状或注入具有在栅极至漏极与栅极至源极结之间的变化维度，以在其之间提供差分阈值电压。
- 双晶体管三态随机存取存储器-201480063353.4
- S·P·曹尤西斯 - 兰格尔-曹尤西斯技术有限责任公司
- 2014-09-30 - 2016-08-10 - G11C11/34
- 一种双晶体管三态随机存取存储器(TTTRAM)电路，包括电压/电流输入，输入/输出开关，第一晶体管，第一上拉电阻器，第二晶体管，以及第二上拉电阻器。第一晶体管具有第一发射极、与输入/输出开关相连接的第一集电极以及第一基极。第一上拉电阻器与第一发射极以及电压/电流输入相连接。第二晶体管具有与接地端相连接的第二发射级、第二集电极以及与输入/输出开关相连接的第二基极。第二上拉电阻器与第一基极、第二集电极以及电压/电流输入相连接。
- 基于相邻数据的复合读取的产生-201380070862.5
- 詹森·贝罗拉多;阿恩库玛·萨勃拉曼尼亚;马库斯·马罗;吴征;曾令琪 - 爱思开海力士有限公司
- 2013-11-07 - 2015-11-25 - G11C11/34
- 利用第一读取阈值来读取一个或更多个单元的受害组，以获取包括一个或更多个值的第一原始读取。利用第二读取阈值来读取单元的受害组，以获取包括一个或更多个值的第二原始读取。获取与一个或更多个单元的相邻组对应的相邻读取，该一个或更多个单元的相邻组与单元的受害组有关。产生复合读取，包括通过至少部分地基于相邻读取从至少第一原始读取和第二原始读取来选择。
- 使用堆叠式存储器装置裸片的存储器系统和方法-201280057245.7
- B·J·崔 - 考文森智财管理公司
- 2012-11-23 - 2014-09-03 - G11C11/34
- 用于组织计算机系统的存储器的方法和设备，该计算机系统包括连接到逻辑装置(1)的多个存储器装置(2、39)，特别是具有连接到逻辑裸片的多个堆叠式存储器裸片的存储器系统，逻辑装置(1)具有分析并补偿到堆叠了多个裸片的堆叠式装置(2、3、4、5)的不同延迟的能力，以增加在装置(2、3)和逻辑装置(1)之间的吞吐量，允许具有自修复能力的存储器的大规模集成，其中所述裸片被划分成由连接到逻辑裸片(1)的多个总线(21、22)服务的分区。
- 一种对具有单独擦除栅极的分栅式非易失性浮置栅极存储单元进行编程的方法-201280065391.4
- V.马科夫;J-W.俞;H.Q.阮;A.科托夫 - 硅存储技术公司
- 2012-10-10 - 2014-08-27 - G11C11/34
- 在非易失性存储单元的编程期间，在电压脉冲被施加到单元的其它元件之后的一延迟时间，电压脉冲被施加到单元的擦除栅极。擦除栅极电压脉冲基本上在与其它电压结束的相同时间结束。
- 动态存储器的增强数据保留模式-201280058861.4
- W·R·雷奥尔;R·K·蒙托耶;M·施佩林 - 国际商业机器公司
- 2012-11-23 - 2014-07-30 - G11C11/34
- 一种存储器件：包括一个或多个存储单元，每个所述存储单元具有连接到其的对应位线和字线以便分别存取所述存储单元；与至少一个字线耦合的字线电路；以及与至少一个位线耦合的位线电路。所述存储器件还包括与所述位线电路和字线电路耦合的至少一个控制电路。所述控制电路可经由所述位线电路和字线电路以及所述位线和字线操作，以便导致将状态信息存储在所述存储单元中。至少一个切换元件根据至少一个控制信号，选择性地将所述存储单元、所述位线电路和字线电路以及所述控制电路连接到至少一个电源。所述控制电路在数据保留模式下生成所述控制信号，以便在将状态信息保留在所述存储单元中时，将所述字线电路和位线电路的至少多个部分与所述电源断开连接。
- 可变阻抗存储元件的接触结构与方法-201280023443.1
- C·格帕兰 - ADESTO技术公司
- 2012-06-25 - 2014-06-11 - G11C11/34
- 存储元件可以包括：开口，其在至少一个绝缘层上，该绝缘层形成于蚀刻停止层上，该开口在其底部暴露第一电极部分和所述蚀刻停止层;第二电极部分，在所述开口的至少侧表面上形成，并接触第一电极部分，第二电极部分不填充所述开口，并且基本上不形成于至少一层绝缘层的顶部表面上;至少一个存储层，形成于至少一个绝缘层顶部表面并与第二电极部分接触，所述至少一个存储层可以在至少两个阻抗状态之间可逆地可编程。还公开了形成这样的存储元件的方法。
- 用于在非易失性存储设备中以冗余方式存储数据块的存储控制器和系统-201180053770.7
- S.阿亚 - 格林莱恩特有限责任公司
- 2011-10-17 - 2013-07-31 - G11C11/34
- 一种在多个物理上不同的非易失性存储设备中存储多个数据块的方法，每个非易失性存储设备被独立地写入或从中读取，其中，每个数据块是能够从非易失性存储设备中读取或向该设备写入的最小数据量。该方法包括根据多个数据块生成一个或多个错误校验数据块；并且在多个不同的物理非易失性存储设备中存储所述数据的多个块和一个或多个错误校验数据块，其中数据块在不同的物理存储设备中。
- 半导体存储元件–含导通之浮体晶体管，半导体存储元件–具有非永久性和永久性功能及操作方法-201180017951.4
- 于妮尔图·维佳佳;子威·霍巴赫 - 芝诺半导体有限公司
- 2011-02-07 - 2013-03-13 - G11C11/34
- 一种半导体存储单元，由下列组件构成：配置用于充电到一个指示存储单元状态水平的浮体区；与上述的浮体区进行电接触的第一区；与上述的浮体区进行电接触的并与上述的第一区间隔开来的第二区；位于上述的第一区与第二区之间的栅。上述单元为多层单元。还公开了用于制造内存组件的存储单元阵列。还提供了操作存储单元的方法。
- 具有三维结构的半导体存储装置-201180017987.2
- 金镇祺 - 莫塞德技术公司
- 2011-04-04 - 2012-12-19 - G11C11/34
- 三维存储装置包括半导体层的堆叠。在每个层上形成有相变存储器（PCM）单元阵列。每个PCM单元包括作为存储元件的可变电阻器，该可变电阻器的电阻可以变化。在一个层上，形成了包括行和列解码器、读出放大器和全局列选择器的外围电路，以控制存储器的操作。局部位线和字线与存储单元相连接。全局列选择器选择出要与局部位线连接的全局位线。行解码器选择字线。所施加的电流流过与所选择的局部位线和字线连接的存储单元。在写入操作中，施加设定电流或复位电流并且所选择的PCM单元的可变电阻器存储"数据"。在读取操作中，施加读取电流并且将可变电阻器两端生成的电压与参考电压进行比较，以提供读出数据。
- 信息存储和处理装置-200980163253.8
- V·V·列昂季耶夫;S·V·列昂季耶夫 - V·V·列昂季耶夫
- 2009-11-02 - 2012-10-03 - G11C11/34
- 本发明属于无线电电子技术、计算技术、计算机技术和电信领域，并且涉及信息存储和处理装置(ISPD)。所述信息存储和处理装置包括保护外壳，并且包括：n-e个用于数据交换的工作平面；通信板的切换层的导电构件，所述通信板与所述保护外壳、磁性导体、基底、逻辑板的切换板的切换层电气隔离；磁性导体，其由具有磁性属性的导电材料薄层制成；其中所述磁性导体布置为与所述通信板的表面切换层共面、平行且邻近，并且电气隔离，同时微电子单元和其上的无线电电子元件布置在基底侧；电连接构件将每个逻辑板的电子电路、对应的通信板的电路、以及磁性导体连接到所述信息存储和处理单元的主电路中。
- 半导体装置和层叠半导体存储装置-201110039647.1
- 朴日光;朴起德 - 海力士半导体有限公司
- 2011-02-17 - 2012-05-23 - G11C11/34
- 本发明提供一种半导体装置，包括：参考延迟值检测单元，被配置为接收源信号并将源信号延迟以产生参考延迟信号；工艺延迟值检测单元，被配置为接收源信号并将源信号延迟以产生工艺延迟信号；以及信号发生单元，被配置为接收参考延迟信号和工艺延迟信号，接收输入信号，并且基于参考延迟信号和工艺延迟信号而以可变的方式将输入信号延迟以产生输出信号。
- 具有自适应容量的存储设备-201110294868.3
- O·沙尔维;D·索科洛夫;A·梅斯罗斯;Z·科恩;E·格吉;G·西莫 - 爱诺彼得技术有限责任公司
- 2007-05-10 - 2012-03-28 - G11C11/34
- 一种用于在包括多个模拟存储单元(32)的存储器(28)中进行数据存储的方法，包括估计模拟存储单元相应的可达到的存储容量。基于所估计的可达到的存储容量，将定义待要存储在存储单元中的数据量的相应的存储配置分配给该存储单元。根据相应的分配的存储配置，将数据存储在存储单元中。在所述存储器被安装在主机系统中并用于在该主机系统中存储数据之后，重新估计所述模拟存储单元的可达到的存储容量。响应于重新估计的可达到的容量，修改所述存储配置。
- 具有可配置虚拟页大小的桥接装置-200980140301.1
- 潘弘柏;金镇祺;P·B·吉灵厄姆 - 莫塞德技术公司
- 2009-10-27 - 2011-09-07 - G11C11/34
- 一种复合存储装置，包括分立存储装置和用于控制分立存储装置的桥接装置。桥接装置的存储器被组织成区块，每一个区块都被配置成为具有小于页缓冲区最大物理大小的虚拟页大小。所以只有相应于虚拟页大小的存储在页缓冲区中的数据段传输至区块。区块的虚拟页大小可以通过VPS配置命令提供，所述的VPS配置命令具有有序的结构，其中包含VPS配置码的VPS数据字段的位置对应不同的区块，这些区块按照从最低重要性至最高重要性区块的顺序排序。VPS配置命令是可变长度的，并且只包括待配置的重要性最高的区块的VPS配置码及重要性较低的区块的VPS配置码。
- 半导体存储器件及其操作方法-201010239636.3
- 北川真 - 索尼公司
- 2010-07-27 - 2011-03-23 - G11C11/34
- 在这里公开了半导体存储器件及其操作方法。所述半导体存储器件包括：位线和传感线；具有根据施加到位线的电压改变的数据存储状态的数据存储元件；用于控制传感线到位线的连接的第一开关；具有连接到传感线的第二数据保存节点和第一数据保存节点的数据锁存电路；和用于控制数据锁存电路的第二数据保存节点到位线的连接的第二开关。
- 半导体存储装置-200910175064.4
- 吴荣训;李升妍 - 海力士半导体有限公司
- 2009-09-27 - 2010-12-08 - G11C11/34
- 本发明涉及一种半导体存储装置。所述半导体存储装置使用磁性隧道结器件(MTJ)，并且包括：存储单元，连接在第一驱动线与第二驱动线之间，并被构造成存储其数据状态基于流过所述第一驱动线及所述第二驱动线的电流的方向而确定的数据；以及电流控制块，被构造成在写入操作中响应于温度信息来控制提供给所述第一驱动线及所述第二驱动线的电源电流。
- 电子存储装置及其操作方法-200910033794.0
- 谢祥安 - 威刚科技(苏州)有限公司
- 2009-06-04 - 2010-12-08 - G11C11/34
- 一种电子存储装置用以连接主机系统，其特征在于，所述电子存储装置包含：存储单元、记忆单元及控制单元。存储单元包含至少一个记忆区段，记忆区段由至少一个实体区块组成。记忆单元接收并存储主机系统下达的多个存取指令，每一笔指令包含至少一个逻辑地址，每一个逻辑地址对应着一个实体区块。控制单元连接于记忆单元，依据所述存取指令中逻辑地址的实体区块位于记忆区段的相邻程度，而排序所述存取指令的执行顺序。本发明的有益效果是：电子存储装置以记忆区段为单位执行指令，同一记忆区段内，优先执行与上一指令相同类型的指令，再按数据大小进行排序。记忆区段间，亦按数据大小进行排序，以优化指令执行顺序。如此可大大减少快闪记忆体频繁变换逻辑实体地址对应表操作的时间，还有益于延长快闪记忆体的寿命。
- 专利分类
