[发明专利]半导体装置及其制造方法无效

专利信息
申请号: 200710104530.0 申请日: 2007-05-25
公开(公告)号: CN101079430A 公开(公告)日: 2007-11-28
发明(设计)人: 伊藤将之 申请(专利权)人: 恩益禧电子股份有限公司
主分类号: H01L27/12 分类号: H01L27/12;H01L23/522;H01L21/84;H01L21/762;H01L21/768
代理公司: 中原信达知识产权代理有限责任公司 代理人: 钟强;关兆辉
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体装置,即使缩小的分离槽的宽度也不会产生半导体装置的特性恶化以及可靠性欠佳的情况。该半导体装置具有:在第一硅基板(1)上经由氧化硅膜(2)层叠有第二硅基板(3)的基板;形成有元件(栅极(14a)、源极/漏极区域(17))的元件形成区域(R1);形成有基板接触用开口部(9)的基板接触用开口部区域(R3);形成有分离第二硅基板(3)上的元件的分离槽(8)的分离槽区域(R2);在分离槽(8)的表面上形成的氧化硅膜(10);填充分离槽(8)的多晶硅(11);贯通基板接触开口部区域(R3)的氧化硅膜(2、18)并通到第一硅基板(1)的底孔(22);和通过底孔(22)内与第一硅基板(1)连接的布线层(25)。
搜索关键词: 半导体 装置 及其 制造 方法
【主权项】:
1.一种半导体装置,其特征在于,具有:在第一半导体基板上经由第一绝缘膜层叠有第二半导体基板的基板;在上述第二半导体基板上形成有元件的元件形成区域;除去上述第二半导体基板而形成开口部的基板接触开口部区域;形成有分离上述第二半导体基板上的元件间的分离槽的分离槽区域;在上述分离槽的表面上形成的第二绝缘膜;填充在上述分离槽中的多晶硅;贯通上述基板接触开口部区域的上述第一绝缘膜并通到上述第一半导体基板的底孔;和在上述底孔内与上述第一半导体基板连接的布线层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司,未经恩益禧电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710104530.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top