[发明专利]半导体元件的多层内介电层及其制造方法有效

专利信息
申请号: 200610001667.9 申请日: 2006-01-20
公开(公告)号: CN1825582A 公开(公告)日: 2006-08-30
发明(设计)人: 张正宏;陆晓慈;傅竹韵;张文;郑双铭 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L23/522 分类号: H01L23/522;H01L21/768
代理公司: 北京林达刘知识产权代理事务所 代理人: 刘新宇
地址: 台湾省新竹科学*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明为提供一种半导体元件的多层内介电层及其制造方法,具体涉及一种增进插塞模组表现的方法,其是包含通过降低内介电层的表面差异度来改善所制得的插塞模组表现,其对制造电性插塞上将产生较佳的表现。此内介电层是包含多层,第一层(610)是保护基底上元件免于受其后续蚀刻制程的损害,同时,一第二层(620)是覆盖于此第一层之上。由于基底上元件的轮廓表面差异,则借第三层(630)用以填充间隙。第四层(640)的厚度可使内介电层达到预期的厚度且通过一种可制得一非常平坦的内层的方法以完成此内介电层。此种多介电层的运用无须使用化学机械研磨制程即可消除内连线层中的轮廓表面差异(填充间隙与平坦化突起处)。
搜索关键词: 半导体 元件 多层 内介电层 及其 制造 方法
【主权项】:
1.一种半导体元件的多层内介电层,其特征在于,该半导体元件是包括一场效应晶体管及一基底,该多层内介电层是包括:覆盖于该场效应晶体管上的该多层内介电层的一第一层;以及在该多层内介电层的该第一层上的该多层内介电层的一第二层;其中该多层内介电层的该第一层厚度相对于该多层内介电层的该第二层厚度的厚度比例范围自0.06至0.90;其中该多层内介电层更包括一第三层及一第四层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610001667.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top