“郑双铭”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其形成方法-CN201811131306.5有效
发明人：林经祥;林耕竹;郑双铭;蔡腾群;彭辞修;颜甫庭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-09-27 - 公布日： 2022-03-04 - 主分类号： H01L29/78 文献下载
摘要：本发明的实施例提供了一种半导体器件及其形成方法。实施例方法包括在半导体鳍上方并且沿着半导体鳍的侧壁沉积第一介电膜，半导体鳍从半导体衬底向上延伸。该方法还包括在第一介电膜上方沉积介电材料；使第一介电膜凹进至半导体鳍的顶面之下以限定伪鳍，伪鳍包括介电材料的上部；以及在半导体鳍和伪鳍上方并且沿着半导体鳍和伪鳍的侧壁形成栅极堆叠件。
半导体器件及其形成方法

[发明专利]内连线结构的形成方法-CN201610031430.9在审
发明人：王冠程;施伯铮;柯忠祁;林耕竹;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-02-10 - 公布日： 2016-06-15 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种内连线结构的形成方法，在内连线结构的形成中，于介电层内形成金属图形，使用前驱物以及包含碳的碳源气体作为前驱物，在金属图形及介电层之上形成蚀刻停止层，碳源气体中不含有二氧化碳，前驱物则选自于由1-甲基硅烷、2-甲基硅烷、3-甲基硅烷、4-甲基硅烷以及前述的组合所组成的群组。采用本发明提供的内连线结构的形成方法，实验显示蚀刻停止层具有非常低的介电常数值，其可介于约3.0至约4.0之间。
连线结构形成方法

[发明专利]用于活化能辅助烘烤的方法和装置-CN201110268878.X有效
发明人：柯忠祁;周家政;林耕竹;刘中伟;郑双铭;陈美玲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-09-07 - 公布日： 2012-05-02 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种用于在衬底上形成互连件的方法和装置，包括在超低k电介质中蚀刻图样并使用活化能辅助烘烤从超低k电介质中去除湿气。在活化能辅助烘烤期间，以大约300至400摄氏度的温度，加热超低k电介质并将其暴露给仅具有大于400nm波长的光大约1至20分钟。在湿式清洁之后或者在化学机械抛光之后或者在二者之后执行活化能辅助烘烤。
用于活化能辅助烘烤方法装置

[发明专利]内连线结构的形成方法-CN201110037587.X无效
发明人：王冠程;施伯铮;柯忠祁;林耕竹;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-02-10 - 公布日： 2011-09-21 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种内连线结构的形成方法，在内连线结构的形成中，于介电层内形成金属图形，使用前驱物以及包含碳的碳源气体作为前驱物，在金属图形及介电层之上形成蚀刻停止层，碳源气体中不含有二氧化碳，前驱物则选自于由1-甲基硅烷、2-甲基硅烷、3-甲基硅烷、4-甲基硅烷以及前述的组合所组成的群组。采用本发明提供的内连线结构的形成方法，实验显示蚀刻停止层具有非常低的介电常数值，其可介于约3.0至约4.0之间。
连线结构形成方法

[发明专利]在介电层中形成通孔及垂直蚀刻轮廓的方法-CN200910212023.8有效
发明人： 郑双铭;汪建荣;蔡信谊;林耕竹;柯忠祁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-11-06 - 公布日： 2010-06-16 - 主分类号： H01L21/768 文献下载
摘要：本发明提供改善对于半导体装置中的形成通孔或沟槽的后蚀刻的方法。在较佳实施例中，包含进行一初始蚀刻以在一介电层上形成一元件，接着在此介电层上形成一重盖层，接着再进行额外蚀刻及回蚀刻工艺步骤。此重盖方法提供保护底下膜层及避免其在蚀刻后受到损伤。使用本发明可得到一致的元件轮廓及关键尺寸，增加时依性介电质击穿。
介电层中形成垂直蚀刻轮廓方法

[发明专利]集成电路结构-CN200810149643.7有效
发明人：刘中伟;林耕竹;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-09-16 - 公布日： 2009-10-07 - 主分类号： H01L23/485 文献下载
摘要：本发明涉及一种集成电路结构，包括：半导体基底、第一低介电系数材料层、第二低介电系数材料层、第一反射金属垫以及焊垫。第一低介电系数材料层位于半导体基底之上，其中第一低介电系数材料层是一种上方低介电系数材料层。低介电系数材料层直接位于第一低介电系数材料层下方。第一反射金属垫位于第二低介电系数材料层之中，且第一反射金属垫具有浮动电性。焊垫位于第一反射金属垫上方，其中焊垫以及第一反射金属垫是垂直地相互对准。
集成电路结构

[发明专利]半导体装置-CN200810086241.7有效
发明人：蔡方文;王冠程;林耕竹;林志隆;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-03-24 - 公布日： 2009-07-08 - 主分类号： H01L23/532 文献下载
摘要：本发明揭示一种半导体装置，适用于先进内连线的超低介电常数介电膜层结构，其包括：具有不同折射率的一上层ELK介电层及一下层ELK介电层。上层ELK介电层的折射率大于下层ELK介电层的折射率。本发明提供一种应用于先进内连线的内层金属介电层的超低介电常数介电膜层。超低介电常数介电膜层包括在相同UV光波长测量下具有不同折射率的双膜层，以防止后续UV烘烤期间UV光穿透至下方膜层，进而提高UV烘烤效率并节省UV光的使用。
半导体装置

[发明专利]形成介电结构的方法以及半导体结构-CN200810005454.2无效
发明人：陈奕伊;蔡方文;吴振诚;包天一;郑双铭;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-02-04 - 公布日： 2008-08-13 - 主分类号： H01L21/31 文献下载
摘要：本发明公开了一种形成介电结构的方法以及半导体结构。形成介电结构的方法包含提供基材；沉积包含第一成孔剂的低介电系数介电层于基材上；沉积包含第二成孔剂的低介电系数帽盖层于低介电系数介电层上；以及同时熟化低介电系数介电层及低介电系数帽盖层，以移除第一及第二成孔剂，使产生第一孔隙度于低介电系数介电层中，及第二孔隙度于低介电系数帽盖层中。第二孔隙度优选地小于第一孔隙度。优选地，低介电系数介电层及低介电系数帽盖层包含一组共同的前趋物及成孔剂，且原位进行。
形成结构方法以及半导体

[发明专利]双层多孔性介电层和半导体介电层内连线结构的制造方法-CN200710138378.8有效
发明人：余振华;卢永诚;郑培仁;周家政;林耕竹;柯忠祁;包天一;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-08-01 - 公布日： 2008-07-23 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种双层多孔性介电层和半导体介电层内连线结构及其制造方法。该双层多孔性介电层和半导体介电层内连线结构包括底层介电层和顶层介电层。底层介电层与顶层介电层的原子成分相同，但介电常数值较高，且底层介电层成为顶层介电层的蚀刻停止层，顶层介电层可作为化学机械研磨停止层。双层多孔性介电层和半导体介电层内连线结构的制造方法包括形成具有第一成孔剂含量的底层介电层；形成顶层介电层，其成孔剂含量较上述第一成孔剂含量高；进行固化工艺，以使底层介电层残留的成孔剂含量比顶层介电层少。本发明使得顶部介电层的介电常数较低，同时维持与现有技术较高介电常数的单层介电层同样的薄膜硬度，并可降低工艺成本。
双层多孔性介电层半导体介电层内连线结构制造方法

[发明专利]集成电路及其制作方法-CN200710137031.1无效
发明人：王冠程;吴振诚;蔡方文;罗义兴;陈奕伊;包天一;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-07-19 - 公布日： 2008-05-28 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种集成电路及其制作方法。上述集成电路，包含蚀刻停止层，形成于基底上；起始层，形成于该蚀刻停止层上，且该起始层具有高消光系数；低介电常数的介电层，形成于该起始层的上方；以及形成金属线于该低介电常数的介电层之中。本发明可降低在固化步骤所引起的应力转变，因此蚀刻停止层可以是具有较低介电常数的介电材料，而且也会降低晶圆龟裂的可能。
集成电路及其制作方法

[发明专利]半导体结构的形成方法及半导体结构-CN200610150312.6有效
发明人：蔡方文;陈奕伊;吴振诚;林志隆;包天一;郑双铭;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-10-26 - 公布日： 2007-10-31 - 主分类号： H01L21/31 文献下载
摘要：本发明提供一种半导体结构的形成方法及半导体结构，包括：提供一半导体基底；形成一介电层于该半导体基底上；通过化学气相沉积法形成一附着层于该介电层上，其中该附着层包括一过渡层形成在该介电层上，且该过渡层至少具有一自该过渡层的底部至顶部逐渐改变的特性；形成一低介电常数介电层于该附着层上，且该低介电常数介电层与该附着层在相同腔室中形成；以及形成一镶嵌开口在该低介电常数介电层中。本发明所述的半导体结构的形成方法及半导体结构，可使低介电常数介电层及其下层之间的附着力获得改善，并因此减少破裂及/或剥离的问题发生。
半导体结构形成方法

[发明专利]低介电常数介电层的形成方法-CN200710003848.X无效
发明人：陈奕伊;包天一;郑双铭;余振华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-01-10 - 公布日： 2007-07-25 - 主分类号： H01L21/3105 文献下载
摘要：本发明提供一种低介电常数介电层的形成方法，包括：于一衬底上形成一材料层，材料层包括一生孔剂散布于一未固化的基材中；以具有一第一波长的放射线照射材料层使未固化的基材内形成细孔；以及以一具有第二波长的放射线照射材料层。
介电常数介电层形成方法

[发明专利]半导体元件的多层内介电层及其制造方法-CN200610001667.9有效
发明人：张正宏;陆晓慈;傅竹韵;张文;郑双铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2006-01-20 - 公布日： 2006-08-30 - 主分类号： H01L23/522 文献下载
摘要：本发明为提供一种半导体元件的多层内介电层及其制造方法，具体涉及一种增进插塞模组表现的方法，其是包含通过降低内介电层的表面差异度来改善所制得的插塞模组表现，其对制造电性插塞上将产生较佳的表现。此内介电层是包含多层，第一层(610)是保护基底上元件免于受其后续蚀刻制程的损害，同时，一第二层(620)是覆盖于此第一层之上。由于基底上元件的轮廓表面差异，则借第三层(630)用以填充间隙。第四层(640)的厚度可使内介电层达到预期的厚度且通过一种可制得一非常平坦的内层的方法以完成此内介电层。此种多介电层的运用无须使用化学机械研磨制程即可消除内连线层中的轮廓表面差异(填充间隙与平坦化突起处)。
半导体元件多层内介电层及其制造方法

[发明专利]具有低介电常数介电层的半导体元件的制造方法-CN200510088983.X有效
发明人： 郑双铭;叶明灵;包天一;林耕竹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-08-04 - 公布日： 2006-08-09 - 主分类号： H01L21/768 文献下载
摘要：一种具有低介电常数介电层的半导体元件的制造方法。此方法包括沉积通式为C_xH_y的碳氢化合物层于低介电常数介电层的表面上。其中，沉积此碳氢化合物层时利用等离子体增强化学气相沉积(PECVD)工艺，并使用乙烯(C₂H₄)或经取代的己烷衍生物α－松油烯(CH₃)₂CHC₆H₆CH₃作为前驱材料。根据本发明的实施例，碳扩散进入低介电常数介电层中，因此可降低等离子体处理或蚀刻对低介电常数介电层所造成的伤害。在其它实施例中，则至少包括一种具有低介电常数介电层的半导体元件，其中此低介电常数介电层具有经碳调节的介电区邻近于沟渠侧壁、以及主介电区(Bulk DielectricRegion)。在较佳实施例中，经碳调节的介电区的碳浓度低于主介电区的碳浓度不超过约 5％。
具有介电常数介电层半导体元件制造方法

[发明专利]半导体元件及其制造方法-CN200510077047.9有效
发明人：林耕竹;郑双铭;叶明灵;包天一 -专利权人：台湾积体电路制造股份有限公司
申请日： 2005-06-15 - 公布日： 2006-08-09 - 主分类号： H01L21/768 文献下载
摘要：本发明是关于一种半导体元件及其制造方法。该半导体制造方法包括使用多孔性及/或含碳的低介电常数介电层。此方法包括形成通式为C_xH_y的碳氢化合物层于低介电常数介电层的表面上。形成此碳氢化合物层时包括沉积前驱物质，较佳为乙烯(C₂H₄)或α－松油烯(CH₃)₂CHC₆H₆CH₃。根据本发明的实施例，碳扩散进入低介电常数介电层中，因此可降低电浆处理或蚀刻所造成的碳耗损伤害。藉由以C_xH_y层来封住表面介电质孔洞，亦可修补电浆处理所造成的表面介电质孔洞的伤害。实施例包括利用所提供的方法制造而成的半导体元件，例如具有镶嵌内连线结构的元件。
半导体元件及其制造方法

1
2
下一页»
尾页
共 23 条