[发明专利]半导体装置及其制造方法

摘要

一种半导体装置，将第1半导体芯片(30)搭载在插接件(10)的第1面(12)上，使通孔(20)和第1电极(34)重叠，在第1半导体芯片(30)上叠放着第2半导体芯片(40)。第1导线(36)，配置在第2面(16)侧，与第1电极(34)和第2配线图案(1 8)连接。第2导线(46)，配置在第1面(12)侧，与第2电极(44)和第1配线图案(14)连接。密封部(50)包括：第1面(12)上的第1部分(52)，和第2面(16)上的第2部分(54)，和通过通孔(20)将第1和第2部分(52、54)连接在一起的第3部分(56)。该装置在应用导线接合法的层叠型半导体芯片中，实现不增加封装厚度，而且使密封部难以剥离。

主权项

1、一种半导体装置，其特征在于，具有：插接件，其中在第1面上形成有第1配线图案，在第2面上形成有第2配线图案，且形成有通孔；第1半导体芯片，其具有第1电极，且被搭载在上述插接件的上述第1面上，使上述通孔和上述第1电极重叠；第2半导体芯片，其具有第2电极，且以上述第2电极的朝向与上述第1半导体芯片相反的状态被叠放在上述第1半导体芯片上；第1导线，其被配置在上述第2面侧，与上述第1电极和上述第2配线图案连接；第2导线，其配置在上述第1面侧，与上述第2电极和上述第1配线图案连接；密封部，其中包含：设置在上述插接件的上述第1面上的第1部分、设置在上述插接件的上述第2面上的第2部分、穿设于上述通孔的将上述第1和第2部分相连接的第3部分，该密封部密封上述第1和第2半导体芯片，并密封上述第1和第2导线，还密封上述第1和第2配线图案的和上述第1及第2导线的连接部。