[发明专利]延迟电路、时钟生成电路及相位同步电路无效
| 申请号： | 00102235.0 | 申请日： | 2000-02-15 |
| 公开（公告）号： | CN1277490A | 公开（公告）日： | 2000-12-20 |
| 发明（设计）人： | 早濑清;石见幸一 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 姜郛厚,叶恺东 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 现有技术中存在的课题是很难防止因制造工序中的偏差或环境变化而引起的延迟时间的变化而且不能自由地改变延迟时间。本发明的延迟电路,具有存储用于设定规定延迟时间的信息的寄存器19、及作为由来自PLL19的控制信号控制各自的延迟时间的多个延迟元件的多个反相器20,并备有多路复用器12,根据存储在寄存器19内的信息切换输入信号所通过的反相器20的级数,以便对输入信号提供规定的延迟时间。 | ||
| 搜索关键词： | 延迟 电路 时钟 生成 相位 同步 | ||
【主权项】：
1.一种延迟电路，备有：振荡装置，将所施加的基准时钟的相位与比较用时钟的相位进行比较，生成具有与该相位差对应的值的控制信号，至少利用由上述控制信号控制各自的延迟时间并连接成环路状的多个延迟元件生成上述比较用时钟，并改变上述控制信号，以使上述比较用时钟的相位与上述基准时钟的相位一致；存储装置，存储用于设定规定延迟时间的信息；及延迟装置，具有由来自上述振荡装置的上述控制信号控制各自的延迟时间的多个延迟元件，并根据存储在上述存储装置内的信息切换输入信号所通过的延迟元件的级数，以便对上述输入信号提供上述的规定延迟时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00102235.0/，转载请声明来源钻瓜专利网。
- 上一篇：包装桶（红油爆椒牛肉面）
- 下一篇：售冰机和加冰饮料售货机
- 同类专利
- 数字频率合成器的时钟选择系统-202311031943.6
- 董照琦 - 沐曦集成电路（上海）有限公司
- 2023-08-16 - 2023-10-27 - H03K5/135
- 本发明涉及集成电路技术领域，尤其涉及一种数字频率合成器的时钟选择系统，包括相位时钟变换模块、时钟选择模块和数字频率合成器，时钟变换模块用于获取原始时钟，进行转换，生成第一时钟、第二时钟、第三时钟和第四时钟，并分别通过第一通路、第二通路、第三通路和第四通路传输给数字频率合成器；时钟选择模块用于基于目标组合时钟，确定时钟控制序列，基于时钟控制序列确定每一时钟周期对应的每一通路的时钟选择信号，并分别发送给第一通路、第二通路、第三通路和第四通路，控制开启和关闭；数字频率合成器基于输入的时钟进行组合，生成目标组合时钟。本发明能够准确高效地选择时钟，生成目标组合时钟。
- 定时信号产生器-202210445115.6
- 刘宇轩;庄咏竣 - 立锜科技股份有限公司
- 2022-04-22 - 2023-10-24 - H03K5/135
- 一种定时信号产生器，包含第一电流源、第一开关、第二电流源、第二开关、第三开关、电容、定时信号合成器、及时间差提取器。第一电流源用以根据输入电压产生第一电流。第一开关包含控制端用以接收充电信号。第二电流源用以根据输入电压产生第二电流。第二开关包含控制端用以接收时差信号。第三开关包含控制端用以接收重置信号。电容耦接于充电端与接地端之间。信号合成器用以根据充电电压及参考电压产生定时信号。时间差提取器用以根据定时信号及时差定时信号产生时差信号。
- 一种计时装置用控制装置及其控制方法-202311154907.9
- 黄飞燕;赵星亮;汤志平 - 宝捷时计电子（深圳）有限公司
- 2023-09-08 - 2023-10-13 - H03K5/135
- 本发明涉及一种计时装置用控制装置及其控制方法。本发明属于电子设备时序控制技术领域。该计时装置用控制装置，该装置包括，石英晶振构成的皮尔斯振荡网络模块、数字信号转换模块、定时控制模块、检测控制模块、调节控制模块与输出模块；所述皮尔斯振荡网络模块，其被配置为生成本地时钟信号，即时间数据；所述定时控制模块，其被配置为基于时间数据生成时序控制数据；所述调节控制模块，其被配置为调节皮尔斯振荡网络模块输出的时间数据；所述数字信号转换模块，其被配置为协调各模块的数字信号的输入、输出转换；该计时装置用控制装置及其控制方法，提高石英晶振构成的皮尔斯振荡网络模块输出的精度。
- 一种多时钟动态切换电路-201711391540.7
- 白永强;罗旻;鲍东山 - 新岸线（北京）科技集团有限公司
- 2017-12-21 - 2023-10-13 - H03K5/135
- 本申请公开了一种多时钟动态切换电路，本申请采用的技术方案是：时钟输入端包括慢速时钟、参考时钟、低速时钟、中速时钟和高速时钟；时钟输出端包括第一输出时钟、第二输出时钟和第三输出时钟，在时钟输入端和时钟输出端之间包括：慢速时钟切换子电路、参考时钟切换子电路、低速时钟切换子电路、中速时钟切换子电路、高速时钟切换子电路；经上述子电路输出的结果进行或运算得到输出时钟。采用本发明的技术方案能够无毛刺动态切换SoC芯片所需要的高速时钟、中速时钟、低速时钟，参考时钟和慢速时钟并产生同步时钟域时钟相位指示信号和状态，满足了SoC芯片在高性能场景和多个低功耗场景之间的时钟切换需要。
- 基于授时脉冲校时的时钟电路、电子设备、芯片-202310889499.5
- 陈越;陈子松 - 泉州艾奇科技有限公司
- 2023-07-20 - 2023-10-10 - H03K5/135
- 本发明属于脉冲技术领域，具体为一种基于授时脉冲校时的时钟电路、电子设备、芯片，其高频放大电路将长波授时信号进行放大，以形成第一正弦波信号并连接至混频电路，单片机发出脉冲波经过积分电路以形成第二正弦波信号亦连接至混频电路，第一正弦波信号与第二正弦波信号在混频电路中混频，形成携带有第三正弦波信号的信号，并通过混频电路的输出端输出；选频电路连接于混频电路之后，并对混频电路的输出进行选频，以输出第三正弦波信号；经过中频放大器高增益放大；整形放大电路用于第三正弦波信号进行整形和放大，以形成适合单片机读取的授时脉冲，单片机以此获取当前时间信息。本发明能够以极低成本实现智能物联网设备处于极其精准的时钟运行状态。
- 一种相位插值器和相位插值方法-202310507265.X
- 吕伟;王晓阳;张晓辉 - 上海奎芯集成电路设计有限公司
- 2023-05-05 - 2023-10-10 - H03K5/135
- 本发明提供一种相位插值器和相位插值方法，利用第一波形斜率调整电路和第二波形斜率调整电路分别对第一相位的第一时钟信号和第二相位的第二时钟信号的波形进行斜率调整，并结合斜率反馈电路判断第一波形斜率调整电路具体将第一时钟信号的斜率调整到何种程度为止，具体基于斜率反馈电路判断第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，在不满足预设条件的情况下同步调整第一波形斜率调整电路和第二波形斜率调整电路的电路参数，使得第一波形斜率调整电路和第二波形斜率调整电路输出的时钟信号的波形斜率满足预设条件，从而保证相位插值器的线性度在工艺角或温度变化的情况下也能满足预设线性度要求。
- 时钟相移电路-201510337146.X
- 刘永锋 - 意法半导体研发(深圳)有限公司
- 2015-06-17 - 2023-09-29 - H03K5/135
- 本公开的实施方式涉及时钟相移电路。具体地，一种电子设备包括第一电路，第一电路用于响应于具有第一逻辑电平的输入信号，当跨接收输入电流的第一电容器的第一电压超过阈值电压时生成输出控制信号。输入电流与输入信号的频率成比例。第二电路用于响应于具有第二逻辑电平的输入信号，当跨接收输入电流的第二电容器的第二电压超过阈值电压时生成输出复位信号。触发器用于响应于输出控制信号而将信号输出生成为具有第一逻辑电平，以及响应输出复位信号而将信号输出复位并且生成为具有第二逻辑电平。
- 偏置信号生成电路与时钟输入电路-202210237656.X
- 刘忠来 - 长鑫存储技术有限公司
- 2022-03-11 - 2023-09-19 - H03K5/135
- 本公开提供一种偏置信号生成电路和应用该偏置信号生成电路的时钟输入电路。偏置信号生成电路包括：第一支路，第一端通过第一节点连接电源电压，第二端通过第二节点连接电流稳定模块，第一支路用于产生偏置信号并通过第二节点输出偏置信号，电流稳定模块用于为第二节点提供恒定电流；第二支路，两端分别连接第一节点和第二节点，包括串联的第一电阻单元和第一开关元件，第一开关元件受控于低速模式控制信号开启或关闭；其中，低速模式控制信号用于控制第一开关元件开启以控制第二支路与第一支路并联，提高第二节点的偏置信号的偏置电压。本公开实施例可以实现对偏置电压的灵活调节，继而扩大偏置电路的应用范围。
- 信号延时电路以及存储读写装置-202320200830.3
- 许应新;陈乃军;张耀文 - 摩星半导体（广东）有限公司
- 2023-02-09 - 2023-09-19 - H03K5/135
- 本申请提供一种信号延时电路以及存储读写装置，信号延时电路包括：多个延时模块，每个延时模块用于对自该延时模块的第一输入端和第二输入端输入的信号进行延时处理；多个延时模块依次串联形成串联结构，所述串联结构中第N个延时模块的第一输入端与第N‑1个延时模块的第一输出端连接，所述串联结构中第N个延时模块的第二输入端与第N+1个延时模块的第二输出端连接；其中，N为大于1且小于M的任意整数，M为多个延时模块的数量。本申请利用多个延时模块得到经过延时处理后的时钟信号，在控制芯片通过时钟信号访问外部存储装置时，可以避免由于数据采集时序紧张从而导致数据读写错误的现象。
- 一种线性度好的相位插值电路-202210895396.5
- 李伟伟;魏来;高丹丹 - 灿芯半导体（苏州）有限公司
- 2022-07-28 - 2023-09-01 - H03K5/135
- 本发明公开了一种线性度好的相位插值电路，由数据时钟恢复电路、I路，Q路和IQ路组成，所述I路包括六个结构相同的I路电流电路，Q路包括六个结构相同的Q路电流电路，IQ路包括IQ路相位选择电路、两个IQ路常开电流电路和九个IQ路选择电流电路，I路电流电路分别连接数据时钟恢复电路和IQ路相位选择电路，本发明提供了一种线性度好的相位插值电路，保证数据时钟恢复电路恢复出来的时钟在采样数据的中心，使得数据采样的建立和保持时间都比较大，减小误码；本发明提供的相位插值电路，结构简单，可以减小系统复杂度和芯片面积。
- 时钟产生电路与时钟信号产生方法-202210144748.3
- 陈聪明 - 瑞昱半导体股份有限公司
- 2022-02-17 - 2023-08-29 - H03K5/135
- 一种时钟产生电路，包括控制电路与相位内插器。控制电路转换输入信号以产生编码信号，并且根据指针调整编码信号的位排列，以产生包含多个控制位的控制信号。相位内插器包括第一驱动电路、第二驱动电路与用以输出内插的时钟信号的输出端。第一驱动电路接收第一时钟信号，并且响应于多个第一控制位开启或关闭多个第一驱动单元，以驱动第一时钟信号。第二驱动电路接收第二时钟信号，并且响应于多个第二控制位开启或关闭多个第二驱动单元，以驱动第二时钟信号。
- 用于时间数字转换器的装置以及时间数字转换的方法-201710802849.4
- 姚智伟 - 三星电子株式会社
- 2017-09-08 - 2023-08-22 - H03K5/135
- 提供了用于时间数字转换器的装置、时间数字转换的方法、制造时间数字转换器的方法和构建集成电路的方法。装置包括：延迟处理器；粗转换器和节点选择器，连接到延迟处理器，并被配置为选择延迟处理器的相邻级的相反极性的第一电压V
- 直接脉冲产生电路-202223328117.1
- 陈波;杨兆良 - 芯睿微电子（昆山）有限公司;昆山睿翔讯通通信技术有限公司
- 2022-12-13 - 2023-08-22 - H03K5/135
- 本申请实施例提供一种直接脉冲产生电路，属于电子电路技术领域，所述直接脉冲产生电路工作在超宽带频率，包括脉冲产生子电路和脉冲调制子电路，脉冲产生子电路用于产生至少n个延迟不同的脉冲信号；脉冲调制子电路为m个，用于将脉冲产生子电路输出的脉冲信号调制为脉冲控制信号，每个脉冲调制子电路的第一脉冲信号输入端和第二脉冲信号输入端分别与脉冲产生子电路的各脉冲信号输出端电连接，脉冲宽度控制信号输入端用于接收脉冲宽度控制信号，脉冲控制信号输出端用于输出脉冲控制信号。本申请实施例整个电路为全数字电路，功耗低，从而当该直接脉冲产生电路应用于脉冲雷达发射机芯片时提高了基于该芯片的UWB系统整机的待机和工作时间。
- 延迟单元-202110490607.2
- 陈培炜;陈宪谷 - 连恩微电子有限公司
- 2021-05-06 - 2023-08-11 - H03K5/135
- 本发明提供一种延迟单元。第一输入晶体管耦接于一供应电源以及一第一输出端之间，具有控制端用以接收一第一输入信号。第二输入晶体管耦接于上述供应电源以及一第二输出端之间，具有控制端用以接收一第二输入信号。第一镜射晶体管耦接于一可变电流源以及一接地端之间，具有控制端耦接于上述可变电流源。第二镜射晶体管耦接于上述第一输出端以及上述接地端之间，具有控制端耦接于上述可变电流源。第三镜射晶体管耦接于上述第二输出端以及上述接地端之间，具有控制端耦接于上述可变电流源。可变电容耦接于上述第一以及第二输出端之间。
- 基于FPGA的快速时钟恢复电路-201610931405.6
- 楚存达;王玉章 - 深圳市研祥智慧科技股份有限公司
- 2016-10-31 - 2023-08-08 - H03K5/135
- 本发明提供一种基于FPGA的快速时钟恢复电路。所述基于FPGA的快速时钟恢复电路产生多个与输入数据频率相同、相位不同的参考时钟信号，判别出输入数据和所述反馈时钟信号的相位关系，并量化出输入数据和所述反馈时钟信号相位差大小，根据输入数据和反馈时钟信号的相位关系和相位差大小选择输出一路与输入数据相位最接近的参考时钟信号作为恢复时钟信号。本发明能够快速完成时钟信号与输入数据的同步，且时钟恢复过程产生较少毛刺。
- 容变线性相位内插器-202211540690.0
- 全亨俊;荣贤·沈;德龙·崔;曹军 - 安华高科技股份有限公司
- 2022-12-02 - 2023-08-01 - H03K5/135
- 本申请案涉及容变线性相位内插器。一种系统包含：采样器；接收器锁相环电路，其被配置为提供一或多个输入时钟信号；及相位内插电路，其耦合到所述接收器锁相环电路及所述采样器。所述相位内插电路进一步包含：第一相位内插器，其被配置为基于所述一或多个输入时钟信号及第一码产生第一经恢复时钟信号；及第二相位内插器，其被配置为基于所述一或多个输入时钟信号及第二码产生第二经恢复时钟信号，其中所述第二码具有与所述第一码的内插码偏移，其中所述内插码偏移对应于所述第二经恢复时钟信号中相对于所述第一经恢复时钟信号的相移，其中所述第一相位内插器及第二相位内插器的输出被配置为合并的。
- 共模电平产生电路-201610261565.4
- 连颖 - 成都锐成芯微科技股份有限公司
- 2016-04-26 - 2023-08-01 - H03K5/135
- 本发明公开了一种共模电平产生电路，包括第一时钟信号输入端、与所述第一时钟信号输入端输入的时钟信号反相的第二时钟信号输入端、与所述第二时钟信号输入端相连的场效应管、与所述第一时钟信号输入端及所述场效应管相连的第一电容、与所述场效应管及所述第一电容相连的第二电容及共模电平输出端，在所述第一时钟信号输入端输入的时钟信号为低电平信号时，所述共模电平输出端输出共模电平。本发明静态功耗为零，动态功耗与系统时钟频率成正比。
- 跨时钟域高电平脉冲同步电路和高电平脉冲同步方法-202310430682.9
- 李栋;殷亚东;梁翔;周常瑞 - 苏州领慧立芯科技有限公司
- 2023-04-21 - 2023-07-28 - H03K5/135
- 本发明公开一种跨时钟域高电平脉冲同步电路和高电平脉冲同步方法，同步电路包括：多路选择器、源时钟域模块和目的时钟域模块；源时钟域模块包括锁存触发器和二级同步触发器，二级同步触发器的复位端连接于目的时钟域模块的输出端，二级同步触发器的输出端连接于脉冲锁存触发器的复位端，锁存触发器用于接收并锁存源时钟域的脉冲信号；多路选择器的输出端连接于锁存触发器的输入端，锁存触发器的输出端连接于多路选择器的一个输入端；目的时钟域模块的三级同步触发器的输入端连接于锁存触发器的输出端，逻辑单元连接于二级同步触发器和三级同步触发器之间，逻辑单元用于输出同步到目的时钟域的高电平脉冲信号。
- 信号产生电路、存储器存储装置及信号产生方法-201911126811.5
- 吴仁钜;廖宇强 - 群联电子股份有限公司
- 2019-11-18 - 2023-07-25 - H03K5/135
- 本发明的范例实施例一种信号产生电路、存储器存储装置及信号产生方法，信号产生电路包括相位控制电路、偏压控制电路及相位内插电路。所述相位控制电路用以根据相位调整信号产生相位控制信号。所述偏压控制电路用以根据所述相位控制信号产生偏压电压。所述相位内插电路用以根据所述相位控制信号与所述偏压电压产生时脉信号。所述偏压电压用以调整所述相位内插电路的电流以校正所述时脉信号的误差。
- DTOF驱动电路的延迟时间控制电路-202310410003.1
- 周鑫;邵滨;刘涛 - 上海数明半导体有限公司
- 2023-04-17 - 2023-07-21 - H03K5/135
- 本发明提供的DTOF驱动电路的延迟时间控制电路，包括：延时调节模块、驱动电路、延时探测模块以及延时控制模块；所述延时控制模块包括：时间电压转换单元以及误差放大器；所述延时调节模块的第一输入端连接一输入信号端，所述延时调节模块的输出端连接至所述延时探测模块的第一输入端以及所述驱动电路的输入端，所述驱动电路的输出端连接至所述延时探测模块的第二输入端，所述延时探测模块的输出端连接所述时间电压转换单元的输入端，所述时间电压转换单元的输出端连接所述误差放大器的反相输入端，所述误差放大器的同相输入端连接一基准参考电压端，所述误差放大器的输出端连接所述延时调节模块的第二输入端。
- 通过放大时间差校准相位内插器-202180073926.1
- 陆平;陈岷涵 - 微软技术许可有限责任公司
- 2021-07-28 - 2023-07-14 - H03K5/135
- 描述了涉及通过放大定时差来校准相位内插器的系统和方法。示例系统包括校准级，被配置为输出用于相位内插器的校准码。该系统还包括控制逻辑，被配置为：(1)响应于由相位内插器基于校准码输出的信号，对第一预充电的容性负载至少部分地放电，以及(2)响应于与相位内插相关联的参考信号，对第二预充电的容性负载至少部分地放电。该系统还包括反馈路径，被配置为向校准级提供反馈以允许校准码的修改，其中反馈取决于由第一预充电的容性负载提供的第一电压和由第二预充电的容性负载提供的第二电压。
- 一种延时时间可控的死区时间产生方法及电路-202110663156.8
- 刘娜;时应璇;李建杨 - 西安微电子技术研究所
- 2021-06-15 - 2023-07-14 - H03K5/135
- 本发明公开了一种延时时间可控的死区时间产生方法及电路，包括以下步骤：基于串联的电阻和电容网络产生振荡时钟，对振荡时钟进行预处理；振荡时钟作为时钟输入并对数据输入信号进行缓冲处理，产生正反相两路输出信号；振荡时钟和预处理后的振荡时钟作为时钟输入，对数据输入信号的上升沿和下降沿进行识别并产生脉冲指示信号；振荡时钟作为时钟输入，在脉冲指示信号的控制下产生与数据输入信号的上升沿和下降沿关联的时钟八分频信号；基于振荡时钟、正反相两路输出信号和时钟八分频信号进行运算处理，输出的正反信号之间为八倍时钟周期的死区时间。本发明实现了死区延时时间的可调可控。
- 相位插值器及相位插值方法-202310464744.8
- 贾海昆;马瑞昌;邓伟;池保勇 - 清华大学
- 2023-04-26 - 2023-07-11 - H03K5/135
- 本申请提供了一种相位插值器，包括：系数编码电路、电流镜像阵列电路、相位合成电路；所述系数编码电路，设置为根据预设的编码规则将预设的二进制控制码编码为第一数量组控制字；其中，所述预设的二进制控制码根据需要的相位确定；每组控制字包括正弦函数或余弦函数的一阶系数、二阶系数和三阶系数；所述电流镜像阵列电路包括第一数量的各阶电流系数电路；各阶电流系数电路与一组控制字一一对应；每个各阶电流系数电路，设置为根据第一权重、第二权重、第三权重、第四权重、该各阶电流系数电路对应的一组控制字计算该组控制字的近似系数；所述相位合成电路，设置为根据预设的参考正交相位的差分信号、各组控制字的近似系数产生所需要的相位的信号。
- 满足用于相对于时钟的重复信号的设置/保持时间-201880014749.8
- P·J·克莱默;M·H·奇尔德斯;R·C·塔夫特 - 德克萨斯仪器股份有限公司
- 2018-03-05 - 2023-07-07 - H03K5/135
- 在所描述的示例中，用于捕捉相对于时钟的重复信号的时钟生成包括：时钟电路系统，其在时钟周期(T
- 时钟切换电路与微处理芯片-202320076825.6
- 张虚谷;康泽华;丁励;张剑云 - 珠海极海半导体有限公司;上海极海盈芯科技有限公司
- 2023-01-09 - 2023-06-30 - H03K5/135
- 本申请实施例提供了一种时钟切换电路与微处理芯片。时钟切换电路包括时钟电路、信号获取电路与时钟选择电路；时钟电路包括第一时钟电路和第二时钟电路；时钟选择电路与第一时钟电路、第二时钟电路和信号获取电路连接，第一时钟电路与信号获取电路连接；信号获取电路，用于生成控制信号，并将控制信号发送至时钟选择电路；时钟选择电路，用于根据控制信号控制时钟切换电路工作，从而在一个时钟电路的选择被释放或无效后，才能进行另一个时钟电路的选择，避免了毛刺的产生，使时钟切换电路能够正常运行。
- 时钟相位控制电路、方法、功率放大装置及音频设备-202010275732.7
- 刘东;姚炜 - 上海艾为电子技术股份有限公司
- 2020-04-09 - 2023-06-27 - H03K5/135
- 本申请涉及集成电路时钟控制技术领域，涉及一种时钟相位控制电路、方法、功率放大装置及音频设备，所述电路包括：接口模块，用于基于接收的第一时钟信号和时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号；时钟产生模块用于基于接收的第二时钟信号和所述时钟使能信号生成系统时钟信号；相位控制模块用于基于接收的所述时钟相位控制信号生成相位延迟控制信号；时钟分频触发模块，用于基于接收的所述第二时钟信号和所述相位延迟控制信号生成时钟分频触发信号；时钟分频器，用于基于接收的所述系统时钟信号、所述相位延迟控制信号及所述时钟分频触发信号生成工作时钟信号，实现对后一级电路时钟相位的精准控制。
- 一种单脉冲信号跨时钟域电路及方法-202310244997.4
- 王波;高礼;周宏然;陈名;秦健;盛俊毅 - 特变电工西安柔性输配电有限公司;特变电工新疆新能源股份有限公司;中国南方电网有限责任公司超高压输电公司
- 2023-03-14 - 2023-06-23 - H03K5/135
- 本发明属于跨时钟域信号时序处理技术领域，具体公开了一种单脉冲信号跨时钟域电路及方法，A时钟域逻辑电路包含一级寄存电路和翻转电平电路，一级寄存电路将输入电平寄存一拍后输出，翻转电平电路将输出信号反向后重新输入给一级寄存电路；B时钟域逻辑电路包含三级寄存电路和不等于组合逻辑判断电路，三级寄存电路将输出信号寄存三拍后输出，当不等于组合逻辑判断电路的两个输入信号不同则输出跨时钟域的单脉冲信号。本发明既能进行单脉冲信号从慢时钟域到快时钟域的跨越、也能进行单脉冲信号从快时钟域到慢时钟域的跨越，推断单脉冲信号在不同时钟域的电平变换、并判断跨时钟域路径，在FPGA逻辑上处理过程简单又不浪费逻辑资源。
- 一种基于高速电路的时钟校准电路及方法-202310312567.1
- 李闻界;赵颖华 - 上海韬润半导体有限公司
- 2023-03-28 - 2023-06-23 - H03K5/135
- 本发明公开了一种基于高速电路的时钟校准电路及方法，其电路包括信号输出模块，用于接收外部输入第一高速电路信号，第一高速电路信号包括时钟信号和高速输出信号，并依次根据预设的若干第一控制字调整时钟信号和高速输出信号之间的相对相位差值后，依次输出调整后各组第二高速电路信号；校准模块与信号输出模块连接，用于对各组第二高速电路信号进行校准，并根据校准结果从若干第一控制字中选取第二控制字，将第二控制字发送至信号输出模块；信号输出模块根据第二控制字调整相对相位差值，使相对相位差值处于预设阈值内，并重新输出校准后的第三高速电路信号。本发明可以使高速电路中时钟信号有效沿到来之前和到来之后数据的数据均保持稳定。
- 时钟监控电路-201811465605.2
- 朴明宰;崔永栽 - 爱思开海力士有限公司
- 2018-12-03 - 2023-06-16 - H03K5/135
- 一种时钟监控电路，包括：采样电路，其适用于与采样时钟同步地对监控目标时钟进行采样；第一计数器电路，其适用于对采样电路将监控目标时钟采样在预定电平的次数进行计数；以及第二计数器电路，其适用于对采样电路执行采样的次数进行计数。
- 相位内插装置及多相位时钟产生装置-202111502644.7
- 蔡宗翰;林鹏飞;纪国伟 - 瑞昱半导体股份有限公司
- 2021-12-10 - 2023-06-13 - H03K5/135
- 本发明公开一种相位内插装置及多相位时钟产生装置。相位内插装置包括数字控制器以及相位内插器。相位内插器包括电容和多个电路分支，这些电路分支受控于数字控制器，以在输出节点上产生内插于第一输入时钟与第二输入时钟间的N个相位时钟中的第n个相位时钟。当数字控制器控制这些电路分支产生第n个相位时钟时，数字控制器响应于第一输入时钟的上升沿，控制这些电路分支利用(N‑n+1)×M个第一电流源对电容进行充电，并且响应于第二输入时钟的上升沿，控制这些电路分支利用N×M个第一电流源对电容进行充电。N为大于1的整数，M为大于或等于1的整数，且n为1到N的整数。
- 专利分类
