[发明专利]相位调整电路无效
| 申请号： | 200980156476.1 | 申请日： | 2009-07-14 |
| 公开（公告）号： | CN102318192A | 公开（公告）日： | 2012-01-11 |
| 发明（设计）人： | 曾川和昭;木下雅善;山田祐嗣 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H03L7/22 | 分类号： | H03L7/22;H03L7/08 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种相位调整电路，在将2倍频率时钟进行二分频而得到占空比50％的时钟的相位调整电路中，具有第一相位反相功能的二分频电路(40)，生成相位与相位基准时钟(1)和相位调整时钟(4)分离的中间基准时钟(6)。第一相位控制电路(60)，相对于所述相位基准时钟(1)，将所述中间基准时钟(6)的相位控制在所希望的相位状态。第二相位控制电路(70)，相对于所述中间基准时钟(6)，将所述相位调整时钟(4)的相位控制在所希望的相位状态。因此，在对相位基准时钟与作为二分频输出时钟的相位调整时钟进行相位比较来控制相位调整时钟的相位的情况下，即使当相位调整时钟被相位调整为相位基准时钟的接近相位时，该两时钟之间的相位差由于时钟抖动而发生变动，也能够正确且稳定地进行该相位差的判定。 | ||
| 搜索关键词： | 相位 调整 电路 | ||
【主权项】：
一种相位调整电路，具有：多相时钟生成电路，其生成基准时钟的2倍频率的多相时钟；第一选择电路，其根据相位选择信号来选择所述多相时钟的一个，作为选择时钟进行输出；第二选择电路，其从所述多相时钟中选择相位与所述基准时钟以及所述选择时钟分离的时钟，作为中间时钟进行输出；二分频电路，其具有将所述中间时钟进行二分频而作为中间基准时钟进行输出的第一相位反相功能；二分频电路，其具有将所述选择时钟进行二分频而作为相位调整时钟进行输出的第二相位反相功能；第一相位控制电路，其对具有生成所述中间基准时钟的第一相位反相功能的二分频电路的输出相位进行控制，以使所述基准时钟与所述中间基准时钟的相位关系成为基于所述相位选择信号的相位关系；和第二相位控制电路，其对具有生成所述相位调整时钟的第二相位反相功能的二分频电路的输出相位进行控制，以使所述中间基准时钟与所述相位调整时钟的相位关系成为基于所述相位选择信号的相位关系。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980156476.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于相位调整的功率合成太赫兹稳幅方法-201610585927.5
- 朱忠博;李小军;谭庆贵;蒋炜;梁栋;窦金芳;曹政 - 西安空间无线电技术研究所
- 2016-07-22 - 2019-03-22 - H03L7/22
- 一种基于相位调整的功率合成太赫兹稳幅方法，采用传统的强度探测器作为幅度检测，并将检测电平的低频包络检波信号作为反馈量，驱动功率合成各分支间的相位适配度调整，实现最终太赫兹输出幅度的调整功能。在自反馈和修正过程中，太赫兹信号的输出幅度会被反馈信号钳制，从而使得输出的太赫兹信号的电平幅度趋于平稳，以达到稳幅的目的。
- 一种宽带频率源-201810819326.5
- 刘贺 - 北京无线电测量研究所
- 2018-07-24 - 2018-12-14 - H03L7/22
- 本申请实施例中提供了一种宽带频率源，该频率源包括：功分器，将输入的参考信号分为第一信号和第二信号；功分器，将输入的参考信号分为第一信号和第二信号；级联功分电路，用于对第一信号进行等幅分配，获得多路等幅信号；锁相环电路，基于控制指令，以多路等幅信号作为第一参考信号，获得相位锁定的输出信号，并以第二信号作为第二参考信号,获得第三本振信号；宽带开关，基于控制指令，选择本振信号的输出频率，并输出第一本振信号和第二本振信号。本申请所述技术方案克服了宽带频率源易串扰、相位噪声大等设计难度，能够提供宽频带、多本振、高隔离度、低相位噪声的本振信号。
- 一种实现低抖动的时钟产生电路-201710247106.5
- 曲明;许仕龙;田素雷;廖春连;陈明辉;杨格亮;王旭东;王湛;翟越;王鑫华;范鹏飞 - 中国电子科技集团公司第五十四研究所
- 2017-04-17 - 2017-08-25 - H03L7/22
- 本发明公开了一种可实现低抖动的时钟产生电路，涉及一种微电路结构，尤其涉及一种电荷泵锁相式时钟产生电路。针对时钟发生器高速度低抖动的要求，本发明提出了一种新的电路架构在传统单锁相环架构时钟发生器电路基础上增加一级锁相环电路。第一级锁相环采用片外高Q值的VCO，采用低带宽设计，将第一级的输出作为第二级的参考频率，这样就给第二级提供了一个低抖动的时钟源；第二级VCO采用LC型振荡器，进行高频输出，因此可以获得很好的远端性能，并可以进行高带宽调整，尽量去保留第一级的性能。本发明能够使时钟产生器拥有更好的噪声性能，对提高高频时钟的品质有重大意义，节约研发的投入，具有良好的应用前景。
- 一种基于双环混频的低相噪带宽频率合成方法及系统-201610593380.3
- 张文锋;刘武广;金广华;陈昌锐;王枫;宋翔宇;唐晶晶;赵翔 - 中国电子科技集团公司第二十九研究所
- 2016-07-26 - 2016-12-07 - H03L7/22
- 本发明涉及频率合成技术，本发明公开了一种基于双环混频的低相噪带宽频率合成方法，其具体包括以下的步骤：步骤一、针对参考信号产生两路同源基准参考信号，两路同源基准参考信号分别输入倍频梳线信号产生单元和锁相基带信号产生单元；所述倍频梳线信号产生单元接收外部输入的基准参考信号，并应用基准参考信号产生宽带、低相噪的梳状谱信号；锁相基带信号产生单元接收外部输入的基准参考信号，基准参考信号通过锁相基带信号产生单元产生低频、小步进的锁相基带信号；步骤二、将步骤一产生的梳状谱信号和锁相基带信号进行混频，然后经过分段滤波放大处理后，最终形成宽带、小步进、低相噪的频率合成信号输出。
- 相位调整电路-200980156476.1
- 曾川和昭;木下雅善;山田祐嗣 - 松下电器产业株式会社
- 2009-07-14 - 2012-01-11 - H03L7/22
- 本发明提供一种相位调整电路，在将2倍频率时钟进行二分频而得到占空比50％的时钟的相位调整电路中，具有第一相位反相功能的二分频电路(40)，生成相位与相位基准时钟(1)和相位调整时钟(4)分离的中间基准时钟(6)。第一相位控制电路(60)，相对于所述相位基准时钟(1)，将所述中间基准时钟(6)的相位控制在所希望的相位状态。第二相位控制电路(70)，相对于所述中间基准时钟(6)，将所述相位调整时钟(4)的相位控制在所希望的相位状态。因此，在对相位基准时钟与作为二分频输出时钟的相位调整时钟进行相位比较来控制相位调整时钟的相位的情况下，即使当相位调整时钟被相位调整为相位基准时钟的接近相位时，该两时钟之间的相位差由于时钟抖动而发生变动，也能够正确且稳定地进行该相位差的判定。
- 一种内插混频器的DDS激励PLL的微波频率合成器-201120101571.6
- 司朝良;刘清来;初广前 - 山东交通学院
- 2011-04-09 - 2011-09-21 - H03L7/22
- 本实用新型的内插混频器的DDS激励PLL的微波频率合成器，包括主锁相环PLL和直接数字式频率合成器DDS，其特征在于：包括辅助锁相环PLL、混频器和控制单元；直接数字式频率合成器DDS的输出信号接到主锁相环PLL中鉴相器的输入端，主锁相环PLL的输出信号经N分频后输入到混频器的输入端；辅助锁相环PLL的输出信号输入到混频器，混频器的输出信号输入到鉴相器；所述控制单元与直接数字式频率合成器DDS和辅助锁相环PLL的控制线相连接。本实用新型保证了主锁相环输出的微波信号具有较宽的频率范围和很高的频率分辨率；且实现了输出信号的频率微调和粗调的有效结合，具有输出频带宽、分辨率高和调节方便的优点。
- 时钟净化锁相环-200980139870.4
- 林义乡;罗杰·布罗肯布拉夫 - 高通股份有限公司
- 2009-10-08 - 2011-09-07 - H03L7/22
- 本发明描述一种可减少杂散信号并改进接收器性能的时钟净化锁相环(PLL)。在一个示范性设计中，集成电路包括PLL和模/数转换器(ADC)。所述PLL接收以一分数除法器比率产生且归因于突发性跳频而具有杂散信号的第一时钟信号。所述第一时钟信号可由所述集成电路外部的分数N频率合成器产生。所述PLL以一整数除法器比率产生第二时钟信号且所述第二时钟信号具有减少的杂散信号。所述ADC基于所述第二时钟信号而数字化模拟基带信号并提供数字样本。所述集成电路可进一步包括低噪声放大器(LNA)，所述低噪声放大器可归因于使用所述PLL净化所述第一时钟信号而观测到经由所述集成电路的衬底耦合的较少杂散信号。
- 具有多个频率锁定电路的频率合成器-200710196244.1
- 刘仁杰 - 瑞昱半导体股份有限公司
- 2007-11-30 - 2009-06-10 - H03L7/22
- 一种频率合成器，包含多个频率锁定电路、选择电路以及控制电路。频率锁定电路用以分别依据多个参考时钟讯号来锁定多个时钟讯号并输出所述时钟讯号。选择电路，用以自所述时钟讯号中选择一特定时钟讯号作为一输出时钟讯号，其中所述频率锁定电路中的一特定频率锁定电路锁定该特定时钟讯号。控制电路控制所述频率锁定电路，其中当该选择电路选择特定时钟讯号来作为输出时钟讯号的期间，控制电路会控制特定频率锁定电路以外的其它频率锁定电路中至少一频率锁定电路来同时依据另一参考时钟讯号以锁定另一时钟讯号。
- 双锁相环频率合成器-200820013590.1
- 关丽丽;田卫华;尚玉洪;李夜明;孟岩;丛金涛 - 鞍山吉兆电子有限公司
- 2008-06-20 - 2009-04-29 - H03L7/22
- 本实用新型涉及一种双锁相环频率合成器，包括锁相环(PLL1)、锁相环(PLL2)，放大器(AMP)，参考源(Fr)及参考源选择开关(K1)，参考源(Fr)输出通过选择开关(K1)与锁相环(PLL1)和锁相环(PLL2)连接，锁相环(PLL1)输出连接放大器(AMP)。与单PLL频率合成器比较，在环路“阶数”相同的情况下，采用相同参考信号源、相同的PD及VCO，双锁相环频率合成器输出信号的相位噪声降低5～10dBc。
- 专利分类
