“J·S·甘地”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]用于高密度2.5D和3D集成的互连方法-CN201880022465.3有效
发明人： J·S·甘地;S·瑞玛林嘉;H·刘 -专利权人：赛灵思公司
申请日： 2018-03-28 - 公布日： 2023-10-20 - 主分类号： H01L23/00 文献下载
摘要：本发明描述了通过显著减少Cu氧化物形成来在降低的温度(例如，至多200℃)下用于实现铜‑铜(Cu‑Cu)键合的方法和设备。这些技术提供更快的循环时间并不需要特殊措施(例如，形成气体)。这些技术还可实现更长的队列(Q)或分段时间。一个示例性半导体结构(100)一般包括半导体层(102)、被设置在所述半导体层(102)上方的粘附层(104)、被设置在所述粘附层(104)上方的阳极金属层(106)，以及被设置在所述阳极金属层(106)上方的阴极金属层(108)。所述阳极金属层(106)的氧化电位可高于所述阴极金属层(108)的氧化电位。这种半导体结构(100)可用于制造IC封装(300，400)，所述IC封装实现2.5D或3D的集成。
用于高密度 2.5 集成互连方法

[发明专利]模块化堆叠硅封装组件-CN202180031529.8在审
发明人： J·S·甘地;S·拉玛林加姆;W·E·阿莱尔;H·石;K·M·皮尔塞 -专利权人：赛灵思公司
申请日： 2021-05-07 - 公布日： 2022-12-09 - 主分类号： H01L25/18 文献下载
摘要：提供了一种芯片封装组件及其制造方法，该芯片封装组件及其制造方法提供可以与一个或多个芯片组匹配的模块化芯片堆叠。芯片组的使用使得相同的模块化堆叠能够用于大量不同的芯片封装组件设计，从而以很小的整体解决方案成本大幅缩短开发时间。
模块化堆叠封装组件

[实用新型]芯片封装组件-CN202120306919.9有效
发明人： G·里法伊-艾哈迈德;S·瑞玛林嘉;J·S·甘地;C-W·张 -专利权人：赛灵思公司
申请日： 2021-02-03 - 公布日： 2021-12-24 - 主分类号： H01L23/367 文献下载
摘要：提供一种芯片封装组件和用于制造芯片封装组件的方法，其利用多个电浮式传导性热转移结构改善热管理。在一个实例中，提供一种芯片封装组件。芯片封装组件包含基板、第一集成电路(IC)晶粒和多个电浮式传导性热转移结构。基板具有第一表面和相对的第二表面。第一IC晶粒具有第一表面、相对的第二表面和四个侧部。第一IC晶粒的第二表面安装至基板的第一表面。多个电浮式传导性热转移结构延伸在第一IC晶粒的第一和第二表面之间所定义的第一方向上。多个电浮式传导性热转移结构中的第一传导性热转移结构为第一传导性热转移路径的一部分，第一传导性热转移路径在第一方向上的长度至少与第一和第二表面之间的距离一样。
芯片封装组件

[实用新型]具有竖直热管理的堆叠式硅封装组件-CN202023048657.5有效
发明人： G·里法伊·艾哈迈德;S·瑞玛林嘉;J·S·甘地;C·W·张 -专利权人：赛灵思公司
申请日： 2020-12-17 - 公布日： 2021-07-20 - 主分类号： H01L23/367 文献下载
摘要：本申请提供一种芯片封装组件，所述组件利用多个电浮动式裸片外传热柱以用于改进热管理。在一个示例中，提供一种芯片封装组件，其包括衬底、第一集成电路(IC)裸片以及第一多个电浮动式裸片外传导柱。所述衬底具有第一表面和相对的第二表面。所述第一集成电路(IC)裸片具有第一表面和相对的第二表面。所述第一IC裸片的第二表面安装到所述衬底的第一表面。所述第一多个电浮动式裸片外传导柱从所述第一IC裸片的第一表面延伸，以提供远离所述第一IC裸片的传热路径。
具有竖直管理堆叠封装组件

[发明专利]堆栈式硅封装组件的扇出集成-CN202011208840.9在审
发明人： J·S·甘地;S·拉玛林加姆 -专利权人：赛灵思公司
申请日： 2020-11-03 - 公布日： 2021-05-11 - 主分类号： H01L23/31 文献下载
摘要：本公开的实施例涉及堆栈式硅封装组件的扇出集成。提供了一种芯片封装组件及其制造方法，其利用模制化合物中的多个柱来提高抗分层性。在一个示例中，提供了一种芯片封装组件，该芯片封装组件包括第一集成电路(IC)管芯、衬底、再分布层、模制化合物、以及多个柱。再分布层提供第一IC管芯的电路系统与衬底的电路系统之间的电连接。模制化合物被设置为与第一IC管芯接触并且通过再分布层与衬底隔开。多个柱被布置在模制化合物中并且与第一IC管芯横向隔开。多个接线柱没有电连接到第一IC管芯的电路系统。
堆栈封装组件集成

[实用新型]芯片封装组件和高带宽存储器芯片封装组件-CN201921625811.5有效
发明人： J·S·甘地;G·雷费-亚梅德;H·刘;M·金;T-Y·李;S·拉玛林加姆;C-W·常 -专利权人：赛灵思公司
申请日： 2019-09-27 - 公布日： 2021-01-12 - 主分类号： H01L25/18 文献下载
摘要：本公开的实施例涉及芯片封装组件和高带宽存储器芯片封装组件。提供了一种芯片封装组件，其利用多个管芯外传热柱来改善热管理。在一个示例中，提供了一种芯片封装组件，该芯片封装组件包括第一集成电路(IC)管芯，其被安装到基板；盖子，其被设置在第一IC管芯上方；以及多个管芯外传导柱，其被设置在盖子和基板之间。管芯外传导柱在盖子和基板之间提供传热路径，该传热路径在第一IC管芯的横向外侧。
芯片封装组件带宽存储器

[实用新型]电子设备-CN202020354540.0有效
发明人： M·金;H·刘;C-W·常;J·S·甘地 -专利权人：赛灵思公司
申请日： 2020-03-19 - 公布日： 2020-08-25 - 主分类号： H01L25/065 文献下载
摘要：本文公开了一种电子设备。在一个示例中，电子设备包括衬底、第一裸片堆叠和第二裸片堆叠。第一裸片堆叠包括第一功能裸片和第一虚设裸片。将第一功能裸片安装到衬底。第二堆叠包括被安装到衬底的多个串行堆叠的第二功能裸片。第一虚设裸片堆叠在第一功能裸片上。第一虚设裸片的顶表面与第二裸片堆叠的顶表面基本共面。在一个特定示例中，第一裸片堆叠包括逻辑裸片，并且第二裸片堆叠包括多个串行堆叠的存储器裸片。
电子设备

[发明专利]具有增强互连件的芯片封装组件及其制造方法-CN201880069954.4在审
发明人： J·S·甘地 -专利权人：赛灵思公司
申请日： 2018-10-04 - 公布日： 2020-06-30 - 主分类号： H01L21/60 文献下载
摘要：本文描述了一种集成电路互连件132，适合于形成集成电路芯片封装110。在一个示例中，提供集成电路互连件132，其包括包含第一电路系统212的第一基板112、第一接触焊盘214、第一柱230、第一柱保护层280、包含第二电路系统202的第二基板114以及设置在第一柱230上并且将第一基板112电且机械地耦合至第二基板114的焊料球216。第一接触焊盘214设置在第一基板112上并且耦合至第一电路系统212。第一柱230电设置于第一接触焊盘214之上。第一柱保护层280对焊料疏水并且设置在第一柱230的侧表面262上。
具有增强互连芯片封装组件及其制造方法

[发明专利]高密度基板和具有高密度基板的堆叠式硅封装组件-CN201911044554.0在审
发明人： J·S·甘地 -专利权人：赛灵思公司
申请日： 2019-10-30 - 公布日： 2020-05-26 - 主分类号： H01L23/492 文献下载
摘要：本公开的实施例涉及高密度基板和具有高密度基板的堆叠式硅封装组件。提供了具有一种用于芯片封装组件的高密度布线的改进的互连基板、具有高密度基板的芯片封装组件及其制造方法，其利用具有被设置在低密度布线区域上的高密度布线区域的基板。在一个示例中，提供了一种用于制造互连基板的方法，该方法包括：通过在低密度布线区域的顶面上沉积种子层来形成高密度布线区域，在种子层上图案化掩模层，在种子层上形成多个导电柱，去除暴露在导电柱之间的掩模层和种子层，并且在导电柱之间沉积电介质层，其中至少一些导电柱被电耦合到包括低密度布线区域的导电布线。
高密度具有堆叠封装组件

[实用新型]芯片封装-CN201920232454.X有效
发明人： J·S·甘地;V·海菲奇 -专利权人：赛灵思公司
申请日： 2019-02-22 - 公布日： 2020-01-10 - 主分类号： H01L23/498 文献下载
摘要：本文描述了芯片封装。所述芯片封装包括具有裸片间区域的高速数据传输线，信号传输线通过该裸片区域将第一裸片耦合到第二裸片。所述信号传输线具有的电阻值大于铜线的等效基础电阻值(EBR)，这减小了传输线内的振荡。
裸片信号传输线芯片封装传输线高速数据传输线基础电阻铜线耦合到振荡电阻减小

[实用新型]晶片-CN201921160821.6有效
发明人： J·S·甘地;S·拉玛林加姆 -专利权人：赛灵思公司
申请日： 2019-07-23 - 公布日： 2020-01-07 - 主分类号： H01L23/488 文献下载
摘要：本公开涉及一种晶片。本文中描述了适用于形成集成电路芯片封装的集成电路互连。在一个示例中，集成电路互连体现在晶片中，该晶片包括其上形成有多个集成电路(IC)裸片的基板。多个IC裸片包括具有第一固态电路的第一IC裸片和具有第二固态电路的第二IC裸片。第一接触焊盘设置在基板上并且耦合到第一固态电路。第一焊球设置在第一接触焊盘上。第一焊球具有形成在其上的基本上均匀的氧化物涂层。
固态电路集成电路接触焊盘互连焊球基板集成电路芯片封装氧化物涂层耦合到晶片裸片种晶

[实用新型]集成电路封装和用于集成电路封装的盖件-CN201820876489.2有效
发明人： J·S·甘地;H·刘;T·Y·李;G·雷菲·艾哈迈德;M·金;F·F·费尔南德斯;I·G·巴伯;S·拉玛琳伽 -专利权人：赛灵思公司
申请日： 2018-06-07 - 公布日： 2019-04-02 - 主分类号： H01L23/04 文献下载
摘要：本实用新型描述了一种集成电路封装和用于该集成电路封装的盖件。所述盖件在所述盖件的内表面中具有凹陷区域。所述凹陷区域(例如，沟槽)提供用于接纳一部分热界面材料的插口，在所述集成电路的制造期间，当盖件位于一个或多个集成电路裸片上方的所述热界面材料上时，所述热界面材料被挤出。按此方式，可减小所述盖件和所述集成电路裸片之间的所述热界面材料粘合层厚度来降低热阻，但是同时提供足够的界面粘着力用于具有该盖件的所述集成电路封装，以避免热界面材料分层。
盖件集成电路封装热界面材料集成电路裸片凹陷区域本实用新型插口内表面粘合层分层减小热阻集成电路挤出接纳制造

[实用新型]用于无盖集成电路封装的测试系统-CN201820417656.7有效
发明人： G·雷菲·艾哈迈德;I·G·巴伯;S·拉玛琳伽;J·S·甘地;T·Y·李;H·刘;D·M·马奥尼;M·H·马尔迪 -专利权人：赛灵思公司
申请日： 2018-03-27 - 公布日： 2018-11-09 - 主分类号： G01R31/28 文献下载
摘要：提供了用于测试集成电路封装的IC封装测试系统，其适用于具有不同裸片高度的IC封装。在一个示例中，IC封装测试系统包括测试夹具基座、插口和测试夹具头。插口被设置在测试夹具基座上，并被配置为接收用于测试的IC封装。测试夹具头可朝向和远离基座移动。测试夹具头包括基板和多个可独立移动的推进器。多个推进器被配置成与被放置在插口中的IC封装接合。
测试夹具插口推进器测试集成电路集成电路封装测试系统独立移动基座移动接合基板裸片配置无盖封装测试

[实用新型]夹紧装配托架以及用于组装集成电路封装的装置-CN201721553330.9有效
发明人： G·雷菲艾哈迈德;S·拉玛琳伽;M·H·马尔迪;T·Y·李;I·G·巴伯;C·W·张;J·S·甘地 -专利权人：赛灵思公司
申请日： 2017-11-20 - 公布日： 2018-08-07 - 主分类号： H01L21/66 文献下载
摘要：本申请涉及一种用于封装半导体器件的夹紧装配托架，以及用于组装集成电路封装的装置。用于封装半导体器件的夹紧装配托架包括：框架，其具有底面和从所述底面延伸的侧壁，所述底面和所述侧壁限定空腔；以及可压缩构件，其被设置在所述框架的底面上并位于所述空腔内，其中所述可压缩构件的顶部提供用于支撑所述半导体器件的支撑表面，所述支撑表面位于所述底面和所述侧壁的顶边之间。
底面装配托架侧壁夹紧封装半导体器件集成电路封装可压缩构件支撑表面组装半导体器件限定空顶边空腔延伸支撑申请

[发明专利]硅烷涂料组合物及其使用方法-CN200680040779.3无效
发明人： W·J·范奥伊吉;K·苏里亚纳拉亚南;J·S·甘地;N·BV·西姆哈德里;C·希文;M·B·斯泰西;朱丹青 -专利权人：辛辛那提大学;依科技术有限公司
申请日： 2006-08-31 - 公布日： 2008-11-05 - 主分类号： C09D4/00 文献下载
摘要：通过涂敷硅烷涂料组合物来处理诸如金属表面的基底的方法，该硅烷涂料组合物包括至少一种水溶性或水分散性的硅烷，和以聚合物树脂的水基分散体形式提供的聚合物树脂，该聚合物树脂的存在量为组合物重量的小于10％，从而减缓金属表面的腐蚀速度，和/或改善橡胶与金属的粘结。该至少一种硅烷可以包括双氨基硅烷、乙烯基硅烷、双硫硅烷、及它们的混合物，并且，该聚合物树脂可以包括环氧树脂、丙烯酸酯树脂、聚氨酯树脂、酚醛树脂、或它们的混合物。硅烷涂料组合物可以是水系的或者溶剂系的。
硅烷涂料组合及其使用方法

1
共 15 条