“赛灵思公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果345个，建议您升级VIP下载更多相关专利

[发明专利]启用多个无线电架构的可重新配置的混频器设计-CN202280020234.5在审
发明人： J·E·麦格拉斯;G·莫迪;R·韦德 -专利权人： 赛灵思公司
申请日： 2022-03-04 - 公布日： 2023-10-27 - 主分类号： H04B1/00 文献下载
摘要：本文中的实施方案描述了一种具有数字前端(DFE)的集成电路，该DFE包括可被配置为支持多个不同无线电路径的多个硬化混频器。该DFE提供跨越多个混频器分布处理的能力，该多个混频器可经组合并且同步以产生较大混频器或者可在其他组合中使用以产生多个离散混频器。
启用无线电架构重新配置混频器设计

[发明专利]网络接口设备-CN202280019106.9在审
发明人： S·L·波普;D·E·罗伯茨;D·基塔里耶夫;N·D·特顿;D·J·里多克;R·索汉 -专利权人： 赛灵思公司
申请日： 2022-03-03 - 公布日： 2023-10-27 - 主分类号： H04L47/10 文献下载
摘要：本发明提供了一种网络接口设备，该网络接口设备包括流式传输数据处理路径，该流式传输数据处理路径包括第一数据处理引擎和集线器。与第一集线器相关联的第一调度器控制该第一集线器向该第一数据处理引擎的数据输出，并且与第二集线器相关联的第二调度器控制该第二集线器对数据的输出。该第一集线器被布置在该数据处理路径上的该第一数据处理引擎的上游，并且被配置为经由该第一集线器的数据入口接口从第一上游数据路径实体以及从在可编程电路中实施的第一数据处理实体接收数据。该第一数据处理引擎被配置为从该第一集线器接收数据、处理所接收的数据并且将经处理的数据输出到布置在第一数据处理引擎下游的该第二集线器。
网络接口设备

[发明专利]用于实施差分输入接收器的电路和方法-CN201880046666.7有效
发明人： D·凯里 -专利权人： 赛灵思公司
申请日： 2018-05-29 - 公布日： 2023-10-27 - 主分类号： H03F3/45 文献下载
摘要：一种差分输入接收器包括：输入电路(402)，具有被配置成接收差分输入信号的第一输入节点(410)和第二输入节点(418)；第一输出电路(419)，具有耦合在第一输入节点和第一输出节点(422)之间的第一电容器(420)，并且具有耦合在第二输入节点和第二输出节点(425)之间的第二电容器(424)，其中当输入信号在第一频率范围内时，第一输出电路在第一和第二输出处生成输出信号；以及第二输出电路(450)，包括放大器(502)，放大器(502)具有耦合到第一输入节点(410)的第一放大器输入，并且具有耦合到第二输入节点(418)的第二放大器输入，其中当输入信号在低于第一频率范围的第二频率范围内时，第二输出电路生成输出信号。
用于实施输入接收器电路方法

[发明专利]用于模型标识和预失真的方法和装置-CN201880026455.7有效
发明人： N·H·哈姆勒;C·H·迪克 -专利权人： 赛灵思公司
申请日： 2018-02-26 - 公布日： 2023-10-24 - 主分类号： H03F1/32 文献下载
摘要：一种模型标识系统[图8A，800]包括模数转换器(ADC)[图8A，210]。ADC包括转换电路[图8A，212]，转换电路被配置为接收第一模拟信号[图8A，208]并且通过以第一速率对第一模拟信号进行采样来生成第一数字信号[图8A，214]，第一数字信号包括具有第一速率的样本。ADC还包括第一数字信号处理(DSP)电路[图8A，802]，第一DSP电路被配置为基于第一数字信号和第一采样矩阵[图8B，854A；图9，Dblkones]来生成第二数字信号[图8A，804]，第二数字信号包括具有小于第一速率的第二速率的样本。第一采样矩阵是包括多个对角块的块对角矩阵，每个对角块是包括多个元素的行向量。
用于模型标识失真方法装置

[发明专利]用于时钟相位生成的方法和装置-CN201780042589.3有效
发明人： J·南宫;M·瑞泽;P·乌帕德亚雅;V·曼塞纳;C·赫恩;M·埃里特 -专利权人： 赛灵思公司
申请日： 2017-05-31 - 公布日： 2023-10-24 - 主分类号： H03L7/099 文献下载
摘要：本申请公开了一种用于时钟相位生成的方法、非暂时性计算机可读介质以及电路。电路(100)包括注入锁定振荡器(102)、环路控制器(116)和相位内插器(108)。注入锁定振荡器(102)包括用于接收注入时钟信号(112)的输入和用于转发一组固定时钟相位的输出。环路控制器(116)包括用于接收固定时钟相位的相位分离误差的输入和用于转发从相位分离误差导出的供电电压的输出。供电电压将注入锁定振荡器(102)的自由运行频率匹配至注入时钟信号(112)的频率。相位内插器(108)包括用于直接从注入锁定振荡器(102)接收该组固定时钟相位的输入、用于从环路控制器(116)接收供电电压的输入以及用于转发任意时钟相位的输出。
用于时钟相位生成方法装置

[发明专利]3D数据处理单元中的空间分布-CN202280015941.5在审
发明人： J·达斯蒂达 -专利权人： 赛灵思公司
申请日： 2022-02-17 - 公布日： 2023-10-20 - 主分类号： G06F15/173 文献下载
摘要：本文中的实施方案描述了使用多个层将计算、存储或网络功能件空间地分布在三个维度中的3D SmartNIC。即，与可以在2D中执行加速功能件的当前SmartNIC不同，3D Smart可以跨多个堆叠层分布这些功能件，其中每个层可以与其他层直接或间接地通信。
数据处理单元中的空间分布

[发明专利]从单个端口的共享多端口存储器-CN202280017023.6在审
发明人： R·L·瓦尔克;J·E·麦格拉斯 -专利权人： 赛灵思公司
申请日： 2022-03-18 - 公布日： 2023-10-20 - 主分类号： G06F12/02 文献下载
摘要：本文中的实施方案描述了一种多端口存储器系统，该多端口存储器系统包括一个或多个单端口存储器(例如，在任何给定时间只能执行一个读取或一个写入的存储器，称为1W或1R存储器)。也就是说，该多端口存储器系统可并行地执行多个读取和写入(例如，1R/1W、1R/3W、2R/2W、3R/1W等)，即使该系统中的存储器在任何给定时间只能执行一个读取或一个写入。这样做的优点是减小面积和功率。
单个端口共享多端存储器

[发明专利]网络接口设备-CN202280018662.4在审
发明人： S·L·波普;D·E·罗伯茨;D·基塔里耶夫;N·D·特顿;D·J·里多克;R·索汉 -专利权人： 赛灵思公司
申请日： 2022-03-04 - 公布日： 2023-10-20 - 主分类号： G06F9/50 文献下载
摘要：本发明提供了一种网络接口设备，该网络接口设备包括第一信任区域，该第一信任区域包括该网络接口设备的第一部分，该第一部分包括一个或多个第一内核。提供了包括与所述第一部分不同的该网络接口设备的第二部分的第二信任区域，该第二部分包括一个或多个第二内核。在该第一信任区域和该第二信任区域之间提供通信链路。该第一信任区域和该第二信任区域中的至少一者设置有隔离电路，该隔离电路被配置为控制哪些数据经由该通信链路被传递到该第一区域和该第二区域中的另一者。
网络接口设备

[发明专利]网络接口设备-CN202280019108.8在审
发明人： S·L·波普;D·E·罗伯茨;D·基塔里耶夫;N·D·特顿;D·J·里多克;R·索汉 -专利权人： 赛灵思公司
申请日： 2022-03-02 - 公布日： 2023-10-20 - 主分类号： G06F3/06 文献下载
摘要：本发明提供了一种网络接口设备，该网络接口设备包括输入端，该输入端被配置为接收包括多个数据分组的存储响应，一个或多个分组包括标头部分和待存储的数据，该标头部分包括传输协议标头和数据存储应用程序标头。第一分组处理器被配置为接收所述多个分组中的两个或更多个分组，并且对所接收的分组执行传输协议处理以提供经传输协议处理的分组。第二分组处理器被配置为从该第一分组处理器接收该经传输协议处理的分组，将所接收的分组的该待存储的数据写入存储器，并且提供该数据存储应用程序标头和指向该存储器中已写入该数据的位置的指针。
网络接口设备

[发明专利]用于高密度2.5D和3D集成的互连方法-CN201880022465.3有效
发明人： J·S·甘地;S·瑞玛林嘉;H·刘 -专利权人： 赛灵思公司
申请日： 2018-03-28 - 公布日： 2023-10-20 - 主分类号： H01L23/00 文献下载
摘要：本发明描述了通过显著减少Cu氧化物形成来在降低的温度(例如，至多200℃)下用于实现铜‑铜(Cu‑Cu)键合的方法和设备。这些技术提供更快的循环时间并不需要特殊措施(例如，形成气体)。这些技术还可实现更长的队列(Q)或分段时间。一个示例性半导体结构(100)一般包括半导体层(102)、被设置在所述半导体层(102)上方的粘附层(104)、被设置在所述粘附层(104)上方的阳极金属层(106)，以及被设置在所述阳极金属层(106)上方的阴极金属层(108)。所述阳极金属层(106)的氧化电位可高于所述阴极金属层(108)的氧化电位。这种半导体结构(100)可用于制造IC封装(300，400)，所述IC封装实现2.5D或3D的集成。
用于高密度 2.5 集成互连方法

[发明专利]具有多个处理器和神经网络加速器的神经网络处理系统-CN201880067598.2有效
发明人：滕晓;A·吴;A·西拉萨奥;E·德拉耶 -专利权人： 赛灵思公司
申请日： 2018-09-26 - 公布日： 2023-10-03 - 主分类号： G06N3/063 文献下载
摘要：至少一个神经网络加速器(238)对输入数据集执行神经网络的第一层子集的操作，生成中间数据集，并且将中间数据集存储在共享存储器(612)中的共享存储器队列(614)中。主机计算机系统(402)的第一处理器元件(602)向神经网络加速器提供输入数据，并且发信号通知神经网络加速器对输入数据集执行神经网络的第一层子集的操作。主机计算机系统的第二处理器元件(604)从共享存储器队列中读取中间数据集，对中间数据集执行神经网络的第二层子集的操作，并且生成输出数据集，同时神经网络加速器正在对另一输入数据集执行神经网络的第一层子集的操作。
具有处理器神经网络加速器处理系统

[发明专利]源同步系统的重新校准-CN201810293392.3有效
发明人： R·W·斯旺森;T·J·麦基;Q·张;S·瓦拉 -专利权人： 赛灵思公司
申请日： 2018-04-03 - 公布日： 2023-09-26 - 主分类号： G06F13/42 文献下载
摘要：校准源同步系统的示例方法包括：执行源同步接收器的初始校准以确定初始选通延时和初始数据延时，其中所述源同步接收器用于接收数据信号和选通；设置选通延时电路和数据延时电路，所述选通延时电路延时所述选通以具有所述初始选通延时，所述数据延时电路延时所述数据信号以具有所述初始数据延时；在第一时间测量所述数据信号的第一数据眼边限；基于所述第一数据眼边限为所述数据信号计算度量；在第二时间测量所述数据信号的第二数据眼边限；以及基于所述第二数据眼边限和所述度量更新所述数据延时电路和所述选通延时电路。
同步系统重新校准

[发明专利]在服务于存储事务时的服务质量控制方法和系统-CN201880059605.4有效
发明人： Y·阿贝尔 -专利权人： 赛灵思公司
申请日： 2018-08-08 - 公布日： 2023-09-26 - 主分类号： G06F11/34 文献下载
摘要：公开了在服务于存储事务时的服务质量控制方法，其包括：当请求器电路正在主动发送存储事务到片上系统SOC的存储控制器(104)时，通过设置在SOC上的服务质量管理QM电路(116)定期地从设置在SOC上的请求器电路(106,108,110,112)读取(206)相应的第一数据速率指标和相应的时延指标。当存储控制器正在处理存储事务时，QM电路定期地从存储控制器读取(208)第二数据速率指标；以及当请求器电路正在主动发送存储事务到存储控制器时，确定(210)相应的第一数据速率指标、相应的时延指标和第二数据速率指标是否满足服务质量指标。响应于确定这些运行指标不满足服务质量指标，QM电路动态地更改(212)请求器电路和存储控制器的控制参数的值。
服务存储事务服务质量控制方法系统

[发明专利]使用可编程控制电路选择性地提供时钟信号-CN201880081645.9有效
发明人：布莱恩·C·贾德;I·K·噶奴索夫;C·M·阮;R·I·傅 -专利权人： 赛灵思公司
申请日： 2018-12-06 - 公布日： 2023-09-26 - 主分类号： H03K5/15 文献下载
摘要：公开的电路布置包括逻辑电路(105)、耦接至逻辑电路并包括第一多个双稳态电路(202)的输入寄存器逻辑(104)以及耦接至输入寄存器逻辑的控制电路(102)。控制电路被配置为根据输入时钟信号(150)生成多个延迟的时钟信号(142、148、306、308、320、326、414、416)。多个延迟的时钟信号包括第一延迟的时钟信号(142、148、306、308、320、326、414、416)和第二延迟的时钟信号(142、148、306、308、320、326、414、416)。控制电路选择性地将输入时钟信号或多个延迟的时钟信号中的一个或多个信号提供给第一多个双稳态电路的时钟输入，并选择性地将输入时钟信号或多个延迟的时钟信号中的一个或多个信号提供给逻辑电路。控制电路包括可变时钟延迟逻辑电路(302)，其被配置为以逻辑电路的时钟延迟对输入寄存器逻辑的时钟延迟进行均衡。
使用可编程控制电路选择性提供时钟信号

[发明专利]在集成电路中实施电感器和图案接地屏蔽的电路和方法-CN201780086473.X有效
发明人： P·厄帕德亚亚;J·荆 -专利权人： 赛灵思公司
申请日： 2017-11-30 - 公布日： 2023-09-22 - 主分类号： H01L23/522 文献下载
摘要：描述了一种集成电路设备。所述集成电路设备包括衬底(202)；多个金属布线互连层(710、712、716)；电感器(108)，所述电感器形成于所述多个金属布线互连层中的至少一个金属层中；以及底部金属层(702)，所述底部金属层在所述多个金属布线互连层与所述衬底之间；其中，图案接地屏蔽(302)形成于所述底部金属层中。还公开了一种在集成电路设备中实施电感器的方法。
集成电路实施电感器图案接地屏蔽电路方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 345 条