“F.周”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]具有环形阻挡电介质的三维存储器器件及其制造方法-CN201880063215.4有效
发明人： F.周;R.S.马卡拉;R.沙兰戈帕尼;A.拉扎谢卡尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2018-09-20 - 公布日： 2023-10-17 - 主分类号： H10B41/27 文献下载
摘要：穿过位于衬底上方的绝缘层和牺牲材料层的交替堆叠体来形成存储器开口。通过相对于所述绝缘层使所述牺牲材料层横向凹陷来围绕所述存储器开口来形成环形凹陷部。通过选择性沉积工艺在所述环形凹陷部中的每个凹陷部内的所述牺牲材料层的凹陷侧壁上方形成环形金属部分。通过采用自组装材料层来选择性地在环形金属部分的内侧壁上形成环形背侧阻挡电介质，所述自组装材料层覆盖绝缘层的表面并抑制电介质材料沉积在所述绝缘层的表面上。在存储器开口中形成存储器堆叠结构，并且用导电层替换所述牺牲材料层。所述环形背侧阻挡电介质为用作控制栅极电极的所述环形金属部分提供电隔离。
具有环形阻挡电介质三维存储器器件及其制造方法

[发明专利]具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法-CN201680064295.6有效
发明人： C.苏;F.周;J-W.杨;H.V.陈;N.杜 -专利权人：硅存储技术公司
申请日： 2016-10-17 - 公布日： 2022-04-22 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供了一种存储器器件，包括硅衬底，该硅衬底具有在存储器单元区域中的平面的上表面，以及在逻辑器件区域中的向上延伸的硅鳍。硅鳍包括向上延伸且终止于顶表面处的侧表面。逻辑器件包括间隔开的源极区和漏极区，其中沟道区(沿顶表面和侧表面)在源极区和漏极区之间延伸；以及设置在顶表面之上且横向设置为与侧表面相邻的导电逻辑门。存储器单元包括间隔开的源极区和漏极区，其中第二沟道区在源极区和漏极区之间延伸；设置在第二沟道区的一个部分之上的导电浮置栅极；设置在第二沟道区的另一部分之上的导电字线栅极；设置在浮置栅极之上的导电控制栅极；以及设置在源极区之上的导电擦除栅极。
具有金属栅极分裂非易失性闪存存储器单元及其制造方法

[发明专利]具有集成的高K金属栅逻辑设备和不含金属的擦除栅的非易失性分离栅存储器单元及其制造方法-CN201680042949.5有效
发明人： C.苏;J-W.杨;F.周 -专利权人：硅存储技术公司
申请日： 2016-06-14 - 公布日： 2022-02-15 - 主分类号： H01L29/423 文献下载
摘要：本发明提供了一种在与具有HKMG逻辑栅的逻辑和高压设备的同一芯片上形成分离栅非易失性存储器单元的方法。所述方法包括在所述芯片的所述存储器区中形成源极区和漏极区、浮栅、控制栅和用于擦除栅和字线栅的多晶硅层。在所述存储区上方形成保护绝缘层，并且HKMG层和多晶硅层形成在所述芯片上、从所述存储区中移除并且在芯片的逻辑区中图案化以形成具有不同数量的下层绝缘的逻辑栅。
具有集成金属逻辑设备擦除非易失性分离存储器单元及其制造方法

[发明专利]具有同时形成的低电压逻辑器件和高电压逻辑器件的非易失性存储器阵列-CN201580065744.4有效
发明人： F.周;X.刘;N.杜 -专利权人：硅存储技术公司
申请日： 2015-11-06 - 公布日： 2020-11-13 - 主分类号： H01L27/11546 文献下载
摘要：本发明提供了一种存储器单元，所述存储器单元包括：位于衬底中的源极区和漏极区，所述二者之间具有沟道区；擦除栅，所述擦除栅位于所述源极区上方；浮栅，所述浮栅位于第一沟道区部分上方；控制栅，所述控制栅位于所述浮栅上方；以及字线栅，所述字线栅位于第二沟道区部分上方。第一逻辑器件包括位于所述衬底中的第二源极区和漏极区，所述二者之间具有位于第一逻辑门下方的第二沟道区。第二逻辑器件包括位于所述衬底中的第三源极区和漏极区，所述二者之间具有位于第二逻辑门下方的第三沟道区。所述字线栅、所述第一逻辑门和所述第二逻辑门包括相同的导电金属材料。所述第二逻辑门凭借第一绝缘体并且凭借第二绝缘体而与所述第三沟道区绝缘。第一逻辑门凭借第二绝缘体而非凭借第一绝缘体与第二沟道区绝缘。
具有同时形成电压逻辑器件非易失性存储器阵列

[发明专利]使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法-CN201610247666.6有效
发明人： F.周;X.刘;C-S.苏;N.杜;C.王 -专利权人：硅存储技术公司
申请日： 2016-04-20 - 公布日： 2020-10-02 - 主分类号： H01L27/11517 文献下载
摘要：本发明提供了一种用于使用两次多晶硅沉积形成非易失性存储器单元对的简化方法。在第一多晶硅沉积工艺中，在半导体衬底上形成第一多晶硅层，并将所述第一多晶硅层与所述半导体衬底绝缘。在所述第一多晶硅层上形成一对间隔开的绝缘块。将所述第一多晶硅层的暴露部分移除，同时保持所述第一多晶硅层的各自被设置在所述一对绝缘块中的一个绝缘块下方的一对多晶硅块。在第二多晶硅沉积工艺中，在所述衬底和所述一对绝缘块上方形成第二多晶硅层。在保持第一多晶硅块(设置在所述第一对绝缘块之间)、第二多晶硅块(设置成与一个绝缘块的外侧相邻)和第三多晶硅块(设置成与另一绝缘块的外侧相邻)的同时，将所述第二多晶硅层的部分移除。
使用两个多晶沉积步骤形成栅极非易失性闪存单元方法

[发明专利]形成存储器阵列和逻辑器件的方法-CN201680059728.9有效
发明人： J.金;C.苏;F.周;X.刘;N.杜;P.屯塔苏德;P.加扎维 -专利权人：硅存储技术公司
申请日： 2016-09-19 - 公布日： 2019-06-18 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种在具有存储器区域、核心器件区域和HV器件区域的衬底上形成存储器设备的方法。所述方法包括在所有三个区域中形成一对导电层，在所有三个区域中在所述导电层上方形成绝缘层(以保护所述核心器件区域和所述HV器件区域)，以及然后在所述存储器区域中蚀刻穿过所述绝缘层和所述一对导电层以形成存储器叠堆。所述方法还包括在所述存储器叠堆上方形成绝缘层(以保护所述存储器区域)，移除所述核心器件区域和所述HV器件区域中的所述一对导电层，以及在所述核心器件区域和所述HV器件区域中形成导电栅极，所述导电栅极设置在所述衬底上方并且与其绝缘。
核心器件区域器件区域导电层绝缘层存储器区域导电栅极存储器衬底叠堆蚀刻存储器设备存储器阵列逻辑器件移除绝缘穿过

[发明专利]电阻式随机存取存储器(RRAM)单元细丝的电流形成-CN201780046525.0在审
发明人： S.哈里哈兰;H.V.陈;F.周;X刘;S.莱姆克;N.杜;Z.陈;X.王 -专利权人：硅存储技术公司;新加坡科技研究局
申请日： 2017-05-17 - 公布日： 2019-06-07 - 主分类号： G06F17/50 文献下载
摘要：存储器设备包括：金属氧化物材料，该金属氧化物材料被设置在第一导电电极和第二导电电极之间并且与它们电接触；和电流源，该电流源被配置成施加通过金属氧化物材料的一个或多个电流脉冲。对于所述一个或多个电流脉冲中的每一个，所述电流的振幅在所述电流脉冲期间随时间增大，以在金属氧化物材料中形成导电细丝。
金属氧化物材料电流脉冲导电电极电流源电阻式随机存取存储器存储器设备导电细丝电流形成电接触细丝施加配置

[发明专利]包含多层字线阻挡膜的三维存储器件及其制造方法-CN201780027657.9在审
发明人： R.沙兰格帕尼;R.S.马卡拉;K.舒克拉;F.周;S.佩里;天野文贵 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-04-25 - 公布日： 2019-03-01 - 主分类号： H01L21/28 文献下载
摘要：通过绝缘层和牺牲材料层的交替堆叠形成存储堆叠结构。通过针对所述绝缘层和所述存储堆叠结构选择性地移除所述牺牲材料层来形成背面凹陷部。在形成金属填充材料层之前，在所述背面凹陷部中形成阻挡层堆叠，所述阻挡层堆叠包括晶体导电阻挡层和无定形阻挡层。
阻挡层绝缘层牺牲材料层堆叠结构凹陷部堆叠背面存储金属填充材料三维存储器件导电阻挡层交替堆叠无定形阻挡膜多层移除字线制造

[发明专利]用于形成电阻式随机存取存储器(RRAM)单元细丝的多阶电压-CN201780014845.8在审
发明人： F.周;X.刘;H.V.陈;H.Q.阮;N.杜;M.雷滕;Z.陈;X.王;G-Q.罗 -专利权人：硅存储技术公司;新加坡科技研究局
申请日： 2017-02-10 - 公布日： 2018-11-23 - 主分类号： H01L45/00 文献下载
摘要：本发明提供了一种存储器设备和方法，所述存储器设备包括：金属氧化物材料，所述金属氧化物材料被设置在第一导电电极和第二导电电极之间并与它们电接触，以及电压源，所述电压源被配置成跨所述第一电极和所述第二电极施加在时间上间隔开的多个电压脉冲。对于所述电压脉冲中的每一个，所述电压的振幅在所述电压脉冲期间增大。
电压脉冲金属氧化物材料存储器设备导电电极电压源电阻式随机存取存储器第二电极第一电极多阶电压电接触细丝施加配置

[发明专利]用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法-CN201680006700.9有效
发明人： J-W.杨;C-M.陈;M-T.吴;F.周;X.刘;C-S.苏;N.杜 -专利权人：硅存储技术公司
申请日： 2016-01-21 - 公布日： 2018-11-09 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种形成存储器件的方法，所述方法通过以下步骤进行：形成间隔开的第一区和第二区，在所述第一区和所述第二区之间具有沟道区；形成在所述沟道区的第一部分上方并且与所述第一部分绝缘的浮动栅；形成在所述浮动栅上方并且与所述浮动栅绝缘的控制栅；形成在所述第一区上方并且与所述第一区绝缘的擦除栅；以及形成在所述沟道区的第二部分上方并且与所述第二部分绝缘的选择栅。形成所述浮动栅包括在所述衬底上形成第一绝缘层，在所述第一绝缘层上形成第一导电层，以及执行两个单独的蚀刻以穿过所述第一导电层形成第一沟槽和第二沟槽。所述第一导电层的侧壁在所述第一沟槽处具有负斜率，并且所述第一导电层的侧壁在所述第二沟槽处是竖直的。
金属逻辑器件形成对准分裂存储单元阵列方法

[发明专利]金属浮栅在非易失性存储器中的集成-CN201680064218.0在审
发明人： F.周;X.刘;J-W.杨;N.杜 -专利权人：硅存储技术公司
申请日： 2016-10-14 - 公布日： 2018-07-17 - 主分类号： G11C16/04 文献下载
摘要：本发明公开了一种非易失性存储器单元，所述非易失性存储器单元包括硅衬底、形成在所述硅衬底中的源极区和漏极区（其中所述衬底的沟道区被限定在所述源极区与所述漏极区之间）、设置在所述沟道区的第一部分上方并且与所述沟道区的第一部分绝缘的金属浮栅、设置在所述金属浮栅上方并且与所述金属浮栅绝缘的金属控制栅、设置在所述源极区上方并且与所述源极区绝缘的多晶硅擦除栅、以及设置在所述沟道区的第二部分上方并且与所述沟道区的第二部分绝缘的多晶硅字线栅。
沟道区金属浮栅源极区绝缘非易失性存储器单元硅衬底漏极区非易失性存储器多晶硅字线成本发明擦除栅多晶硅控制栅衬底金属

[发明专利]电子着墨-CN201680006876.4在审
发明人： K.梅农;F.周;X.图;A.克利莫夫;F.熊 -专利权人：微软技术许可有限责任公司
申请日： 2016-01-18 - 公布日： 2017-09-26 - 主分类号： G06F3/0488 文献下载
摘要：描述了一种用于处置与电子墨水有关的输入的设施。在第一线程中，该设施响应于输入的至少部分而制造墨水。在与第一线程不同的第二线程中，该设施操纵在第一线程中制造的墨水的至少部分。
电子着墨

[发明专利]用于治疗细菌感染的稠合、螺环杂芳族化合物-CN201410168990.X无效
发明人： K.巴维安;G.S.巴萨拉布;M.R.高拉瓦拉姆;S.I.豪克;F.周 -专利权人：阿斯利康(瑞典)有限公司
申请日： 2009-10-13 - 公布日： 2014-10-08 - 主分类号： C07D498/22 文献下载
摘要：本发明涉及式(I)化合物、其药学上可接受的盐、采用它们治疗细菌感染的方法及它们的制备方法。 (I)
用于治疗细菌感染螺环杂芳族化合物

[发明专利]虚拟MIMO的上行链路噪声估计-CN201080070655.6有效
发明人： P.程;C.许;X.杨;F.周;Y.高 -专利权人：英特尔公司
申请日： 2010-10-11 - 公布日： 2013-08-14 - 主分类号： H04B7/04 文献下载
摘要：公开用于估计虚拟MIMO系统的上行链路信号中的噪声功率电平的系统和方法。系统包括解调参考信号（DMRS）模块，其配置成从上行链路信号获得DMRS接收符号并确定虚拟MIMO系统中的第一UE的DMRS序列。自相关模块配置成计算上行链路信号中的副载波的平均自相关值。互相关模块配置成对于l值计算上行链路信号的第一和第二互相关值Rz(l)，其中选择l值以使得可以准确地估计来自第一UE和第二UE的接收功率的总和。噪声功率电平模块配置成利用平均自相关值以及第一和第二互相关值来确定上行链路信号的噪声功率电平。
虚拟 mimo 上行噪声估计

[发明专利]无线系统中的上行链路反馈信道报告机制-CN201080028978.9有效
发明人： H.殷;G.李;H.孙;R.文尼坦比;J.李;F.周;J-K.吴;K.陈;Y.朱 -专利权人：英特尔公司
申请日： 2010-04-28 - 公布日： 2012-05-16 - 主分类号： H04W24/10 文献下载
摘要：公开了一种上行链路反馈信道报告方法，用于使用主和次快速反馈信道从移动站向基站高效地报告信道质量、MIMO反馈和CQI类型的数据。所述报告方法周期性地报告常规信息并在被要求时报告非常规信息。
无线系统中的上行反馈信道报告机制

1
2
下一页»
尾页
共 16 条