[发明专利]具有金属栅极的分裂栅极非易失性闪存存储器单元及其制造方法有效

专利信息
申请号: 201680064295.6 申请日: 2016-10-17
公开(公告)号: CN108243625B 公开(公告)日: 2022-04-22
发明(设计)人: C.苏;F.周;J-W.杨;H.V.陈;N.杜 申请(专利权)人: 硅存储技术公司
主分类号: H01L27/11521 分类号: H01L27/11521;H01L27/11524;H01L29/423;H01L29/788;H01L21/336;H01L21/28
代理公司: 中国专利代理(香港)有限公司 72001 代理人: 姜冰;张金金
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种存储器器件,包括硅衬底,该硅衬底具有在存储器单元区域中的平面的上表面,以及在逻辑器件区域中的向上延伸的硅鳍。硅鳍包括向上延伸且终止于顶表面处的侧表面。逻辑器件包括间隔开的源极区和漏极区,其中沟道区(沿顶表面和侧表面)在源极区和漏极区之间延伸;以及设置在顶表面之上且横向设置为与侧表面相邻的导电逻辑门。存储器单元包括间隔开的源极区和漏极区,其中第二沟道区在源极区和漏极区之间延伸;设置在第二沟道区的一个部分之上的导电浮置栅极;设置在第二沟道区的另一部分之上的导电字线栅极;设置在浮置栅极之上的导电控制栅极;以及设置在源极区之上的导电擦除栅极。
搜索关键词: 具有 金属 栅极 分裂 非易失性 闪存 存储器 单元 及其 制造 方法
【主权项】:
1.一种存储器器件,包括:具有上表面的硅衬底,其中:所述上表面在所述硅衬底的存储器单元区域中为平面的,所述上表面包括在所述硅衬底的逻辑器件区域中向上延伸的硅鳍,并且所述硅鳍包括一对侧表面,所述一对侧表面向上延伸且终止在顶表面处;在所述逻辑器件区域中的逻辑器件,包括:间隔开的第一源极区和第一漏极区,所述间隔开的第一源极区和第一漏极区形成在所述硅衬底中,其中所述硅衬底的第一沟道区在所述第一源极区和所述第一漏极区之间延伸,其中所述第一沟道区沿所述顶表面和所述一对侧表面延伸,以及导电逻辑门,所述导电逻辑门设置在所述顶表面之上且与所述顶表面绝缘,并且横向设置为与所述一对侧表面相邻且与所述一对侧表面绝缘;在所述存储器单元区域中的存储器单元,包括:间隔开的第二源极区和第二漏极区,所述间隔开的第二源极区和第二漏极区形成在所述硅衬底中,其中所述硅衬底的第二沟道区在所述第二源极区和第二漏极区之间延伸,导电浮置栅极,所述导电浮置栅极设置在与所述第二源极区相邻的所述第二沟道区的第一部分之上且与所述第二沟道区的所述第一部分绝缘,导电字线栅极,所述导电字线栅极设置在与所述第二漏极区相邻的所述第二沟道区的第二部分之上且与所述第二沟道区的所述第二部分绝缘,导电控制栅极,所述导电控制栅极设置在所述浮置栅极之上且与所述浮置栅极绝缘,以及导电擦除栅极,所述导电擦除栅极设置在所述第二源极区之上且与所述第二源极区绝缘。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于硅存储技术公司,未经硅存储技术公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201680064295.6/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体存储器装置-202210040821.2
  • 饭岛夏来 - 铠侠股份有限公司
  • 2022-01-14 - 2022-12-30 - H01L27/11521
  • 根据实施例的半导体存储器装置包含:第一导电层;堆叠体,其包含在所述第一导电层上方交替地逐一堆叠的多个第二导电层与多个第一绝缘层,并且包含台阶部分,在所述台阶部分中所述多个第二导电层成梯台;以及板状部分,其包含第三导电层,所述第三导电层在所述堆叠体中沿所述堆叠方向和所述第一方向从所述台阶部分连续地延伸到存储器区域,所述板状部分在与所述堆叠方向和所述第一方向两者交叉的第二方向上分割所述堆叠体。所述板状部分在所述台阶部分中包含在所述第一方向上间断地布置的多个触点部分,所述多个触点部分穿透所述堆叠体并与所述第一导电层连接。
  • 闪存器件及其制造方法-202211202226.0
  • 周海洋;沈思杰 - 上海华虹宏力半导体制造有限公司
  • 2022-09-29 - 2022-12-27 - H01L27/11521
  • 本发明提供了一种闪存器件及其制造方法,所述闪存器件的衬底上设置有字线,所述字线的两侧设置有垂直堆叠的浮栅、层间介质层和控制栅,所述控制栅上设置有第一侧墙,且所述第一侧墙的材料与所述控制栅的材料相同,所述控制栅和所述字线之间设置有第二侧墙,所述浮栅和所述字线之间设置有第三侧墙。本发明通过设置材料相同的第一侧墙与控制栅,减少或避免第一侧墙可能受到的刻蚀损伤,从而避免第一侧墙与控制栅层的交界处形成台阶,进而维持闪存器件的击穿电压。进一步地,所述闪存器件的第一侧墙上设置有金属硅化物层,降低了控制栅的接触电阻,有利于提高闪存器件的读取速度。
  • 闪存器件及其制造方法-202211202234.5
  • 周海洋;沈思杰 - 上海华虹宏力半导体制造有限公司
  • 2022-09-29 - 2022-12-27 - H01L27/11521
  • 本发明提供了一种闪存器件及其制造方法,所述闪存器件的衬底上设置有字线,字线两侧设置有垂直堆叠的浮栅、层间介质层和控制栅,所述控制栅上设置有第一侧墙,所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构,所述控制栅和所述字线之间设置有第二侧墙,所述浮栅和所述字线之间设置有第三侧墙。本发明将第一侧墙设置为氧化硅层和氮化硅层堆叠而成的叠层结构,通过第一侧墙中氧化硅层暴露的面积减小所述氧化硅层受到的湿法刻蚀损伤,从而避免第一侧墙与控制栅层的交界处形成台阶,进而维持闪存器件的击穿电压。此外,本发明采用干法刻蚀工艺去除开口下方的层间介质层,进一步减小第一侧墙的湿法刻蚀损伤,以提高闪存器件的性能。
  • 闪存器件的制造方法-202211203938.4
  • 张连宝 - 上海华虹宏力半导体制造有限公司
  • 2022-09-29 - 2022-12-27 - H01L27/11521
  • 本发明提供了一种闪存器件的制造方法,在衬底上依次形成有浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层,并在开口的侧壁上形成第一侧墙;通过第一刻蚀工艺在开口暴露的控制栅层中形成凹陷,以使第一侧墙的靠近开口一侧的底部与控制栅层之间出现间隙;通过第二刻蚀工艺去除开口暴露的控制栅层及其下方的层间介质层;形成填满间隙的第二侧墙;去除开口暴露的浮栅层,并在开口内形成字线;去除硬掩膜层及其下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。本发明在开口暴露的控制栅层中形成凹陷,使后续形成的控制栅的顶角圆滑,提高了第二侧墙的厚度均匀性,从而避免控制栅和字线之间的隔离失效,确保闪存器件的正常运行。
  • 一种三维存储器及其制备方法-202110326987.6
  • 张中;张坤;周文犀 - 长江存储科技有限责任公司
  • 2021-03-26 - 2022-12-27 - H01L27/11521
  • 一种三维存储器的制备方法,包括:在衬底上设置包括多个阶梯台阶的叠层结构;形成覆盖每个阶梯台阶顶面和侧壁的缓冲层;去除覆盖每个阶梯台阶侧壁的缓冲层,并在阶梯台阶上方形成介质层;以及去除栅极牺牲层,并去除每个阶梯台阶顶面的缓冲层;在去除栅极牺牲层所形成的空间内填充导电材料以形成栅极层;以及在去除缓冲层所形成的空间填充导电材料以形成浮动接触结构。一种三维存储器,包括:衬底;具有多个阶梯台阶的叠层结构;浮动接触结构,位于每个阶梯台阶的顶面,并通过将形成在阶梯台阶顶面的缓冲层置换为导电材料而形成;以及介质层,位于阶梯台阶和浮动接触结构上方,其中,浮动接触结构与上一阶梯台阶的侧壁之间由介质层间隔开。
  • 闪存存储器及其制造方法-202211202163.9
  • 张明;孙访策;黄冲;杨瑞山;杜强 - 上海华虹宏力半导体制造有限公司
  • 2022-09-29 - 2022-12-13 - H01L27/11521
  • 本发明提供的一种闪存存储器及其制造方法,由于在沟槽的底部、侧壁以及介质层的顶表面沉积氧化材料层之后,对氧化材料层执行热氧化工艺,如此能够去除氧化材料层内的杂质,因此后续执行所述刻蚀工艺以至少在沟槽位于浮栅层的侧壁上形成氧化层时能够提升刻蚀能力,以使沟槽底部的氧化材料层能够被去除干净,进而避免后续在沟槽内形成源线时发生断路的问题。
  • 一种闪存结构及其制作方法-202211194892.4
  • 沈安星;廖军;李军 - 广州粤芯半导体技术有限公司
  • 2022-09-29 - 2022-12-13 - H01L27/11521
  • 本发明提供一种闪存结构及其制作方法,该制作方法在刻蚀源线区域的逻辑多晶硅层、隔离层及浮栅多晶硅层时,依次采用了第一刻蚀条件、第二刻蚀条件及第三刻蚀条件,可以避免位于相邻两个浮栅多晶硅层之间的间隙中的逻辑多晶硅层早于所述浮栅多晶硅层被消耗完毕,最终确保既去除干净源线区域的浮栅多晶硅层,又确保源线区域的非浮栅区域停在栅极介质层,不会造成该区域的衬底损失。相对于有衬底损失的工艺,本发明的闪存结构的制作方法可以显著降低源线电阻,例如可以从约1500 ohm/sq降低到约400 ohm/sq,从而显著减少了在读操作时的压降,明显改善低电源电压时读状态下的耐久性。
  • 一种flash器件的制造方法-202211087770.5
  • 刘春文 - 上海华力集成电路制造有限公司
  • 2022-09-07 - 2022-12-09 - H01L27/11521
  • 本发明提供一种flash器件的制造方法,提供基体,基体包含多个通孔,依附在通孔侧壁的侧墙;填充于通孔内的钨,钨的顶部形状为V字型;位于相邻两个通孔之间的多晶硅,位于多晶硅上的氮化硅;多晶硅以及氮化硅上覆盖有介质层;通孔中钨的顶部距离其两侧的介质层的上方存在间隙;在基体上通过含硅前驱物和含氧前驱物沉积一层氧化硅介质层以填充钨的V字型顶部以及间隙;对氧化硅介质层的顶部进行CMP,直至露出氮化硅顶部为止。本发明针对钨上方氧化物填充易形成空隙的问题,采用TEOS为气体源所形成的氧化物,可解决钨的V型状及沟槽的深宽比的问题。在后续多晶硅沉积因下层界面平整能得到平整的多晶硅层,最终在刻蚀之后能得到均匀的多晶硅关键尺寸。
  • 闪存器件及其制备方法-202211320054.7
  • 汤志林;付永琴;王卉;曹子贵 - 上海华虹宏力半导体制造有限公司
  • 2022-10-26 - 2022-12-09 - H01L27/11521
  • 本发明提供了一种闪存器件及其制备方法,应用于半导体技术领域。在本发明提供的闪存器件的制备方法中,其通过在形成位于字线侧壁上的栅极侧墙的工艺步骤之后,添加一热处理工艺,以靠近所述栅极侧墙的字线顶面的部分厚度的导电材料转换成绝缘材料,从而避免后续形成在该字线顶面其他部位的金属硅化物层与分栅快闪存储器的金属插塞之间发生短路,引起分栅快闪存储器失效的问题。
  • 半导体存储装置-202210172044.7
  • 古林贤;伊藤祥代;今野拓也 - 铠侠股份有限公司
  • 2022-02-24 - 2022-12-06 - H01L27/11521
  • 本发明的1个实施方式提供一种能提高积层体强度的半导体存储装置。本发明的实施方式的半导体存储装置具备:积层体,将多个导电层与多个绝缘层逐层地交替积层;及多个第1柱,于积层体内在多个导电层与多个绝缘层的积层方向延伸,在与多个导电层的至少一部分的交叉部分别形成存储器单元。积层体包含:阶梯部,在从多个第1柱朝与积层方向交叉的第1方向离开的位置,将多个导电层加工为阶梯状。多个绝缘层的至少最下层的绝缘层具有:弯曲部,靠近阶梯部内沿多个导电层的第1方向的端部,于绝缘层的厚度方向弯曲。
  • 非挥发性存储器结构及其制造方法-201811632865.4
  • 张哲玮;王俊扬;廖宏魁;刘振强;施咏尧 - 力晶积成电子制造股份有限公司
  • 2018-12-29 - 2022-12-06 - H01L27/11521
  • 本发明公开一种非挥发性存储器结构及其制造方法,其中该非挥发性存储器结构包括基底、选择栅极、第一电荷存储层、控制栅极与第一介电层。在基底中具有沿着第一方向延伸的沟槽。选择栅极设置在沟槽中。第一电荷存储层设置在沟槽的侧壁上。第一电荷存储层具有彼此相对的第一侧面与第二侧面。第一侧面与第二侧面在第一方向上排列。控制栅极设置在沟槽中的选择栅极与第一电荷存储层上。控制栅极覆盖第一侧面与第二侧面。第一介电层设置在控制栅极与第一电荷存储层之间。
  • 闪存结构的形成方法-202211261382.4
  • 吴志涛;李志国;徐杰;刘志斌;孙峥 - 华虹半导体(无锡)有限公司
  • 2022-10-14 - 2022-12-02 - H01L27/11521
  • 一种闪存结构的形成方法,包括:提供衬底;在所述衬底表面形成存储栅材料层;对所述存储栅材料层进行第一图形化处理,在所述存储栅材料层内形成相互分立且暴露出所述衬底的字线栅开口和两个源漏开口,所述两个源漏开口分别位于所述字线栅开口两侧,以所述字线栅开口和所述源漏开口之间的存储栅材料层形成存储栅结构;在所述字线栅开口和所述源漏开口内形成初始字线栅结构;对所述初始字线栅结构进行第二图形化处理,以去除所述源漏开口内的所述初始字线栅结构,在所述字线栅开口内形成字线栅结构,避免了因套刻误差造成的两个存储栅结构的差异,进而提高了闪存结构的性能稳定性。
  • 集成电路和半导体设备-202221109518.5
  • F·塔耶;R·西莫拉;P·波伊文 - 意法半导体(鲁塞)公司
  • 2022-05-10 - 2022-12-02 - H01L27/11521
  • 本公开的实施例涉及集成电路和半导体设备。电可擦除且可编程类型的非易失性存储器的集成电路包括存储器单元,每个存储器单元具有:状态晶体管,包括栅极结构,该栅极结构包括布置在半导体阱的面上的控制栅极和浮置栅极;以及在半导体阱中的源极区域和漏极区域。漏极区域包括被定位成绝大部分在栅极结构下方的第一电容注入区域和被定位成绝大部分在栅极结构外部的轻掺杂区域。源极区域包括被定位成绝大部分在栅极结构外部的第二电容注入区域,源极区域不包括轻掺杂区域。
  • 一种分栅快闪存储器的制备方法-202211064569.5
  • 汤志林;梁海林;付永琴;王卉;曹子贵 - 上海华虹宏力半导体制造有限公司
  • 2022-08-31 - 2022-11-29 - H01L27/11521
  • 本发明提供了一种分栅快闪存储器的制备方法,包括:提供衬底,在衬底上形成两个对称设置的浮栅层及位于两个浮栅层之间的源线层;在浮栅层外侧的衬底上依次形成第一氧化层及字线材料层,字线材料层覆盖第一氧化层;除去部分字线材料层,剩余的字线材料层构成字线层,第一氧化层未被字线层覆盖的部分构成阻挡层,第一氧化层被字线层覆盖的部分构成遂穿氧化层;采用湿法刻蚀工艺减薄所述阻挡层的至少部分厚度,以减小侧向侵蚀在阻挡层内形成的缺口,进而有效减少阻挡层内的缺口对介质层及插塞的不良影响,避免所述缺口导致的插塞填充不良甚至丢失,提高所述分栅快闪存储器的良率。
  • 闪存器件及其制作方法-202210966451.5
  • 杜怡行;王壮壮;王虎;姚春 - 华虹半导体(无锡)有限公司
  • 2022-08-12 - 2022-11-29 - H01L27/11521
  • 本申请涉及半导体集成电路制造技术领域,具体涉及一种闪存器件及其制作方法。所述方法包括:提供半导体基底层;在半导体基底层上依次生长形成隧穿氧化层、浮栅多晶硅层和氮化硅层;定义出浅沟槽隔离结构图案,基于浅沟槽隔离结构图案依次刻蚀的氮化硅层、浮栅多晶硅层、隧穿氧化层和半导体基底层,形成浅沟槽;通过酸洗液回推浅沟槽侧壁位置处的氮化硅层的侧边,使得浅沟槽侧壁位置处浮栅多晶硅层的侧边顶角外露;氧化消耗浅沟槽侧壁形成线形氧化物,覆盖在氮化硅层侧边的线形氧化物厚度小于覆盖在浮栅多晶硅层侧边的线形氧化物厚度,使得剩余的氮化硅层的侧边与剩余的浮栅多晶硅层的侧边处于同一坡面。
  • 分栅快闪存储单元及其制备方法-202210433796.4
  • 王旭峰;于涛;李冰寒 - 上海华虹宏力半导体制造有限公司
  • 2022-04-24 - 2022-11-29 - H01L27/11521
  • 本发明提供了一种分栅快闪存储单元及其制备方法,包括:衬底;第一分栅结构和第二分栅结构,位于所述衬底上,且均包括由下至上排列的浮栅及擦除栅,所述擦除栅覆盖所述浮栅的部分顶面;源线层,位于所述第一分栅结构和所述第二分栅结构之间的所述衬底上;源区,位于所述源线层下方的衬底内,且与所述源线层电性连接;本发明能够降低源极接触电阻、简化互连工艺且简化制备工艺。
  • 闪存器件的制作方法-202210433797.9
  • 陈宏 - 上海华虹宏力半导体制造有限公司
  • 2022-04-24 - 2022-11-29 - H01L27/11521
  • 本发明提供一种闪存器件的制作方法,包括:提供前端器件,前端器件包括在衬底上依次层叠的栅介质层、浮栅层、复合介质层、控制栅层和具有元胞区开口的掩模层;元胞区开口的侧壁形成有侧墙,侧墙暴露出部分控制栅层;暴露出的控制栅层表面被氧化形成自然氧化层;形成覆盖自然氧化层的牺牲氧化层;干法刻蚀牺牲氧化层和自然氧化层暴露出控制栅层。通过在自然氧化层表面形成牺牲氧化层,在暴露出控制栅层的工艺(BT工艺)中,待刻蚀去除的氧化层(包括牺牲氧化层和自然氧化层)厚度增加,延长了刻蚀时间,便于刻蚀机台点火时间控制;解决刻蚀时间太短刻蚀机台点火较难控制的问题,同时避免在仅有自然氧化层状态下刻蚀时间加长导致过刻蚀的情况。
  • 分栅快闪存储单元及其制备方法-202210433816.8
  • 王旭峰;于涛;李冰寒 - 上海华虹宏力半导体制造有限公司
  • 2022-04-24 - 2022-11-29 - H01L27/11521
  • 本发明提供了一种分栅快闪存储单元及其制备方法,包括:衬底;第一分栅结构和第二分栅结构,位于所述衬底上,且均包括由下至上排列的浮栅及擦除栅,所述擦除栅覆盖所述浮栅的部分顶面;源线层,位于所述第一分栅结构和所述第二分栅结构之间,且包括电性连接的两个第一部分和位于两个所述第一部分之间的第二部分,每个所述第一部分覆盖对应的所述浮栅的剩余顶面并向上延伸至覆盖对应的所述擦除栅的侧面,且所述第二部分覆盖所述衬底;源区,位于所述第二部分下方的所述衬底内,且与所述第二部分电性连接。本发明简化了互连工艺和制备工艺、降低源极接触电阻及利于缩小分栅快闪存储单元面积。
  • 闪存器件及其制造方法-202210433818.7
  • 朱景润;孙文建 - 上海华虹宏力半导体制造有限公司;华虹半导体(无锡)有限公司
  • 2022-04-24 - 2022-11-29 - H01L27/11521
  • 本发明提供了一种闪存器件及其制造方法,其中,所述闪存器件包括:衬底,包括第一区域和第二区域;字线,在所述第一区域中沿直线延伸;浮栅和控制栅,依次堆叠在所述第一区域和第二区域的表面,且位于所述字线的两侧,其中,在所述第二区域中,所述控制栅的部分表面设置有电连接件。本发明在第一区域内设置字线,并在第二区域中控制栅的部分表面设置电连接件,增大了字线与电连接件之间的距离,降低了控制栅的接出难度,减少了所述闪存器件的短路风险。同时,所述字线和所述栅极结构均沿直线延伸,增大了后续光刻工艺的工艺窗口,有助于减小闪存器件的器件尺寸。
  • 具有通过控制栅极的连接件的存储器阵列-201810153706.X
  • 丹沢彻;村越有;迪帕克·蒂梅高达 - 美光科技公司
  • 2013-08-29 - 2022-11-29 - H01L27/11521
  • 本申请涉及具有通过控制栅极的连接件的存储器阵列。一些实施例包含设备及方法,其具有:衬底;存储器单元串,其包含主体;选择栅极,其位于所述设备的一层级中且沿所述主体的一部分而定位;及控制栅极,其位于所述设备的其它层级中且沿所述主体的其它相应部分而定位。此类设备中的至少一者包含将所述选择栅极或所述控制栅极中的一者耦合到所述衬底中的组件(例如晶体管)的导电连接件。所述连接件可包含通过所述控制栅极中的至少一者的一部分的一部分。
  • 一种快闪存储器及其制备方法-202211049785.2
  • 汤志林;付永琴;王卉;曹子贵 - 上海华虹宏力半导体制造有限公司
  • 2022-08-30 - 2022-11-18 - H01L27/11521
  • 本发明提供了一种快闪存储器及其制备方法,包括:衬底,所述衬底内具有若干沿第一方向延伸且沿第二方向分布的浅沟槽隔离结构;掺杂区,位于每个所述浅沟槽隔离结构两侧的所述衬底内,所述掺杂区的导电类型与所述衬底的导电类型相同,且所述掺杂区的离子浓度大于所述衬底的离子浓度;若干栅极结构,沿所述第二方向延伸并沿所述第一方向分布在所述衬底上。利用所述掺杂区在所述衬底内形成一个较大的势垒,阻挡所述浅沟槽隔离结构边缘缺口处寄生MOS管引起的漏电流进入所述衬底内,进而避免漏电流引起的快闪存储器编程串扰及失效。
  • 一种三维存储器及其制作方法-202211056681.4
  • 耿万波;薛磊;刘庆波;薛家倩;姚兰;刘小欣 - 长江存储科技有限责任公司
  • 2019-10-28 - 2022-11-18 - H01L27/11521
  • 本申请实施例公开了一种三维存储器及其制作方法,该制作方法先在衬底和堆叠结构之间形成第一牺牲层,然后在所述堆叠结构形成通道结构和栅线缝隙等结构后,去除所述第一牺牲层,并填充外延结构,使得外延结构形成在所述第一牺牲层所在的区域,即不再将所述外延结构形成在通道孔的底部,而是将外延结构形成在衬底表面以及通道结构中第一导电层朝向所述存储层一侧的部分侧壁区域,从而在保证所述外延结构与所述通道结构中的第一导电层电连接的基础上,降低所述外延结构的工艺难度,提高所述外延结构的一致性。
  • 包括EEPROM型非易失性存储器的集成电路以及对应制造方法-202210505013.9
  • F·塔耶;R·西莫拉;P·波伊文 - 意法半导体(鲁塞)公司
  • 2022-05-10 - 2022-11-11 - H01L27/11521
  • 本公开的实施例涉及包括EEPROM型非易失性存储器的集成电路以及对应制造方法。电可擦除且可编程类型的非易失性存储器的集成电路包括存储器单元,每个存储器单元具有:状态晶体管,包括栅极结构,该栅极结构包括布置在半导体阱的面上的控制栅极和浮置栅极;以及在半导体阱中的源极区域和漏极区域。漏极区域包括被定位成绝大部分在栅极结构下方的第一电容注入区域和被定位成绝大部分在栅极结构外部的轻掺杂区域。源极区域包括被定位成绝大部分在栅极结构外部的第二电容注入区域,源极区域不包括轻掺杂区域。
  • 存储器及其形成方法-202210965859.0
  • 胡赵磊;陈筱菲;陈立业 - 合肥晶合集成电路股份有限公司
  • 2022-08-12 - 2022-11-11 - H01L27/11521
  • 本发明提供了一种存储器及其形成方法,涉及集成电路技术领域。所述存储器包括衬底、层间介质层以及至少两个第一插塞。所述衬底包括存储区,所述存储区上形成有依次堆叠设置的隧穿氧化层、浮栅和极间介质层。所述层间介质层覆盖所述衬底和所述极间介质层。至少两个第一插塞位于所述浮栅上方且间隔排列,所述第一插塞贯穿所述层间介质层并与所述极间介质层直接接触。紫外光从层间介质层中穿过,不被金属互连层遮蔽,有利于增加光的吸收率,提高隧穿氧化层中电荷清除能力,并降低器件的失效率。
  • 半导体结构及其形成方法-202110493679.2
  • 庄哲辅;廖修汉 - 华邦电子股份有限公司
  • 2021-05-07 - 2022-11-08 - H01L27/11521
  • 本发明提供一种半导体结构及其形成方法,该方法包含:依序形成第一至第三牺牲层于基板上。基板包含存储器单元区域及周边区域。周边区域包含字线区域。移除字线区域中的第二及第三牺牲层,以暴露位于字线区域中的第一牺牲层的顶表面。移除字线区域中的第一牺牲层以及存储器单元区域中的第三牺牲层。在字线区域中形成字线介电层于基板上。形成第一导电层于字线介电层上。移除存储器单元区域中的第一及第二牺牲层。在存储器单元区域中形成穿隧介电层于基板上。穿隧介电层的厚度小于字线介电层的厚度。形成浮置栅极层于穿隧介电层上。
  • 一种改善闪存结构中控制栅间隙填充的方法-202211005210.0
  • 杜怡行;王壮壮;姚春;张超然;顾林 - 华虹半导体(无锡)有限公司
  • 2022-08-22 - 2022-11-04 - H01L27/11521
  • 本申请提供一种改善闪存结构中控制栅间隙填充的方法,包括:提供一衬底,衬底分为核心区和外围区,在衬底中形成多个隔离部件;在衬底上形成位于核心区的多个相互隔开的浮栅和位于外围区的多个相互隔开的栅极;实施第一刻蚀,露出浮栅和栅极的部分侧壁;形成图形化的光刻胶层,覆盖衬底的外围区;以图形化的光刻胶层为掩模,实施第二刻蚀,露出浮栅的整个侧壁,使浮栅之间的间隙呈倒梯形;去除图形化的光刻胶层。通过使浮栅之间的间隙呈倒梯形,改善了控制栅间隙填充的效果,进而提升闪存核心存储电路的性能;同时,简化了工艺步骤,节约制造成本。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top