“魏家行”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[发明专利]一种低导通电阻高耐压能力的宽禁带半导体整流器件-CN201910937475.6有效
发明人： 魏家行;陶心怡;李宁波;李胜;张弛;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2019-09-30 - 公布日： 2023-10-13 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种低导通电阻高耐压能力的宽禁带半导体整流器件，包括：第一金属电极,位于第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内设有深沟槽结构，在所述深沟槽结构槽底设有第二导电类型区，在所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极，在深沟槽结构之间及其外侧设有电子导电沟道结构，所述深沟槽结构及电子导电沟道结构相互平行且间隔相等，本发明通过在深沟槽结构之间增设电子导电沟道结构，有效的增加了正向导通电流密度，降低了导通电阻，减小了器件的功率损耗，同时由于深沟槽结构外壁设有的氮化铝镓，可以有效的提升临界击穿电压。
一种通电耐压能力宽禁带半导体整流器件

[发明专利]一种具有低续流损耗的功率半导体器件及其制造方法-CN202310914496.2在审
发明人：刘斯扬;孙佳萌;隗兆祥;魏家行;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2023-07-25 - 公布日： 2023-10-03 - 主分类号： H01L29/78 文献下载
摘要：一种具有低续流损耗的功率半导体器件及其制造方法。器件包括金属、重掺杂第一导电类型衬底及外延层、第二导电类型体区、第一导电类型增强源区和重掺杂第二导电类型体接触区，第一导电类型半导体区，增强源区之下且贯穿体区的第一导电类型半导体层、介质层一、栅电极、介质层二、金属。方法：在重掺杂衬底上制得第一导电类型外延层；在外延层上形成第二导电类型体区；在体区上形成增强源区；在增强源区下方形成第一导电类型半导体层且贯穿体区；在体区上形成体接触区；在体区中形成第一导电类型半导体区；退火激活杂质；器件上表面生长介质层一、多晶硅、介质层二、栅电极；在增强源区和接触区生成金属，背面淀积金属。
一种具有低续流损耗功率半导体器件及其制造方法

[发明专利]一种低导通电阻的沟槽碳化硅功率器件及其制造工艺-CN202010541971.2有效
发明人： 魏家行;周华;付浩;隗兆祥;严晓雯;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2020-06-15 - 公布日： 2023-08-04 - 主分类号： H01L29/78 文献下载
摘要：本发明提出一种低导通电阻沟槽碳化硅功率器件及制造工艺，其元胞含N型衬底，N型外延层，沟槽，沟槽内设栅氧层和多晶硅栅，沟槽两侧设有P型体区、N型源区和P+体接触区，沟槽下方设P屏蔽层，P屏蔽层侧设N型埋层。N型埋层制造工艺：N型衬底上外延生长N型漂移区第一部分，之上采用离子注入工艺形成P屏蔽层和N型埋层，继续外延形成N型漂移区第二部分，进行后续工艺流程。本发明于P屏蔽层两侧设有N型埋层，将电场尖峰下移，降低了沟槽拐角电场，降低了界面态密度和缺陷，提高了栅氧层可靠性；消除了下方N型埋层，降低了器件栅电荷，改善了开关特性，进一步提高了器件耐压。
一种通电沟槽碳化硅功率器件及其制造工艺

[发明专利]横向双扩散金属氧化物半导体场效应管-CN201911310548.5有效
发明人： 魏家行;王琪朝;肖魁;王德进;卢丽;杨玲;叶然;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学;无锡华润上华科技有限公司
申请日： 2019-12-18 - 公布日： 2023-07-07 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种横向双扩散金属氧化物半导体场效应管，包括：沟槽栅极，包括沟槽内的下部和沟槽外的上部，下部在导电沟道宽度方向上的长度小于上部，下部伸入体区且小于体区的深度；绝缘结构，设于漏极区和沟槽栅极之间并向下伸入漂移区，绝缘结构的深度小于漂移区，绝缘结构在漂移区内的深度大于场氧层在漂移区内的深度，绝缘结构在导电沟道宽度方向上的长度小于漂移区，绝缘结构两侧的表面形成有场氧层，上部延伸至场氧层上。本发明的导电沟道为在漂移区和体区中围绕绝缘结构和沟槽栅极设置的立体化结构。因此器件导通时的电流通路得到了扩展，能够大幅降低导通电阻。且绝缘结构可以有效提高器件的耐压性能，并起到辅助耗尽的作用。
横向扩散金属氧化物半导体场效应

[发明专利]一种隧穿功率器件及其制造方法-CN202211175790.8在审
发明人： 魏家行;朱旭东;付浩;隗兆祥;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2022-09-26 - 公布日： 2022-11-25 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种隧穿功率器件及其制造方法。包括，N型衬底，N型外延层，倾斜侧壁的第一源极区，第一源极区下方设有P型区域，外延层上方设有栅氧化层和栅电极，栅电极的上方设有钝化层，第一源极区上表面设有第二源极区，衬底下表面设有漏极金属。本发明的优势在于，隧穿功率器件降低了器件关断时的漏电流；第一源极区与漂移区形成的肖特基接触改善了器件的第三象限特性，减小了器件的动态功耗；显著降低了功率器件的元胞宽度，具有更低的导通电阻，降低了器件的静态功耗；侧壁倾斜的第一源极区减弱了隧穿点的耗尽作用，同时削弱了静电屏蔽效应，提高了器件的正向导通电流。
一种功率器件及其制造方法

[发明专利]低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺-CN202211039857.5在审
发明人：刘斯扬;李仁伟;吴团庄;魏家行;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2022-08-29 - 公布日： 2022-11-18 - 主分类号： H01L29/06 文献下载
摘要：一种低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺，晶体管包括：位于器件底部的集电极，在集电极之上设有集电区，集电区包括交替排布的P+集电区和N+短路区，在集电区上方设有N型场截止层，场截止层之上设有N‑型漂移区，在漂移区上表面设有按一维阵列排布的沟槽，沟槽内设有栅氧化层和多晶硅栅极，栅氧化层位于多晶硅栅极与沟槽内壁之间，在漂移区上方设有P型体区，P型体区位于相邻两个沟槽之间，且与沟槽侧壁接触；在P型体区之上设有N+发射区和P+型接触区，接触区上连接有发射极，发射极两侧设有绝缘介质层，其特征在于，在场截止层与集电区之间设有N‑高阻区。制备工艺特征在于，场截止层由背面氢注形成，背面结构均采用激光退火工艺。
低回电压逆导型绝缘栅双极型晶体管及其制备工艺

[发明专利]基于异质结的高功率密度隧穿半导体器件及其制造工艺-CN202210349844.1在审
发明人： 魏家行;付浩;王恒德;隗兆祥;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2022-04-02 - 公布日： 2022-07-05 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺，器件元胞结构包括：N+衬底，其下设有漏极金属，其上设有N‑漂移区；在N‑漂移区内对称设有一对沟槽，槽底设有P+区，在槽内设有石墨烯源区，石墨烯源区上设有源极金属，N‑漂移区上设有与石墨烯源区部分交叠的栅介质层，栅介质层上设有多晶硅栅，多晶硅栅上设有钝化层，石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低，元胞尺寸小，单位面积元胞数量多，大幅提升了器件的功率密度，有效降低器件的比导通电阻、亚阈值摆幅，简化了制造工艺，降低了器件成本。器件反偏耐压时，P+区使电场峰值从异质结边界处转移到PN结边界处，提高了器件雪崩能力，增大了击穿电压。
基于异质结功率密度半导体器件及其制造工艺

[发明专利]一种低导通电阻的沟槽碳化硅功率器件及其制造方法-CN201910366654.9有效
发明人： 魏家行;付浩;赵航波;刘斯扬;孙伟锋;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2019-04-30 - 公布日： 2022-06-14 - 主分类号： H01L29/78 文献下载
摘要：一种低导通电阻的沟槽碳化硅功率器件及其制造方法。其元胞结构包括，N型衬底，N型外延层，沟槽，沟槽侧壁设有石墨烯层，沟槽内部设有栅氧化层和多晶硅栅，多晶硅栅上方设有钝化层，沟槽两侧设有P型体区、N型源区和P型体接触区，石墨烯层下方设有P型屏蔽层，源区上表面设有源极金属，衬底下表面设有漏极金属。本发明使用电子束法，以金属和碳源气体辅助，在沟槽侧壁生长石墨烯层。本发明特征在于，沟槽侧壁的石墨烯层，降低了导通电阻。石墨烯层下方的屏蔽层，屏蔽了在器件关断状态时流过石墨烯层的电流，提升器件关断特性。使用了金属镍和碳源气体辅助生长石墨烯层，提高了石墨烯层的均匀性、厚度和生长速率。
一种通电沟槽碳化硅功率器件及其制造方法

[发明专利]一种混合石墨烯电极的半导体器件及其制造方法-CN202111230806.6在审
发明人： 魏家行;徐航;隗兆祥;付浩;薛璐洁;王恒德;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2021-10-22 - 公布日： 2022-01-28 - 主分类号： H01L31/0224 文献下载
摘要：本发明是一种混合石墨烯电极的半导体器件及其制造方法，该器件的元胞结构包括：N型衬底，N型缓冲层，N型外延层，表面设有与N型外延层形成肖特基接触的石墨烯电极和金属电极，衬底下面设有与N型衬底形成欧姆接触的金属背电极。本发明的优点在于石墨烯具有极高的透光率和可调控的功函数，其与功函数较高的金属在N型外延层表面组成混合电极，可使器件的暗电流降低，噪音降低，灵敏度提高，检测弱信号能力增强，波长探测范围增大，性能稳定性提高。还可以降低器件正向导通状态时的开启电压，以及降低阻断状态下的泄漏电流，提高击穿电压。本发明器件可应用于光电领域和功率领域。
一种混合石墨电极半导体器件及其制造方法

[发明专利]功率半导体器件及其制造方法-CN201811583692.1有效
发明人：孙伟锋;娄荣程;肖魁;林峰;魏家行;李胜;刘斯扬;陆生礼;时龙兴 -专利权人：东南大学;无锡华润上华科技有限公司
申请日： 2018-12-24 - 公布日： 2021-11-05 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种功率半导体器件及其制造方法，所述器件包括：衬底；漏极金属；漂移区；基区；栅结构；第一导电类型掺杂区，在基区远离栅结构的一侧与基区接触；源区，设于基区中、第一导电类型掺杂区与栅结构之间；接触金属，设于第一导电类型掺杂区上，与下方的第一导电类型掺杂区形成具有整流特性的接触势垒；源极金属，包裹接触金属，并与源区接触。本发明在源极金属底部引入具有整流特性的接触势垒的接触金属，同时在接触金属的下方加入第一导电类型掺杂区，替代了传统功率器件中寄生的体二极管来完成续流的功能，续流导通压降明显降低，并且器件的反向恢复速度更快于传统功率器件的寄生体二极管的反向恢复速度。
功率半导体器件及其制造方法

[发明专利]一种低导通电阻的碳化硅功率半导体器件-CN201711343954.2有效
发明人：刘斯扬;李婷;魏家行;李智超;方炅;孙伟锋;陆生礼;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2017-12-14 - 公布日： 2021-07-13 - 主分类号： H01L29/78 文献下载
摘要：一种低导通电阻的碳化硅功率半导体器件，所述低导通电阻的碳化硅功率半导体器件为轴对称结构，包括：N型衬底，在N型衬底的上设有N型漂移区，在N型漂移区中对称设置一对P型基区，在P型基区中设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层，在栅氧层的表面设有多晶硅栅。其特征在于：在P型基区体内设有由N‑型区构成的阵列，上表面与栅氧层相分离，所述N‑型区在器件栅宽方向上N‑型区与P型基区间隔分布，且N‑型区到栅氧层的距离、厚度和掺杂浓度使得N‑型区在自然状态下恰好完全夹断。这种结构的优点在于维持器件击穿电压的同时，有效降低器件导通电阻，提升器件开态电流能力，降低开态能量损耗。
一种通电碳化硅功率半导体器件

[发明专利]一种多沟道沟槽绝缘栅双极型晶体管及其制造方法-CN202011605794.6在审
发明人：刘斯扬;严晓雯;付浩;隗兆祥;周华;魏家行;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2020-12-30 - 公布日： 2021-04-23 - 主分类号： H01L29/739 文献下载
摘要：本发明提出了一种多沟道沟槽绝缘栅双极型晶体管及其制造方法，包括P型衬底，N型缓冲层，N型漂移区，第一P型基区，第一P型接触区，第一N型发射极区，沟槽下方设有第二P型基区、第二P型接触区、第二N型发射极区和P型屏蔽层，沟槽的内壁及底部设有栅氧化层，栅氧化层内设有多晶硅栅，沟槽上覆盖有钝化层，上表面形成第一发射极金属和第二发射极金属，P型衬底下表面形成集电极金属。本发明在形成沟槽前，在沟槽下方多次进行P型杂质和N型杂质的离子注入，提升发射极注入效应，从而产生较强的漂移区电导调制效应，使漂移区电阻率显著下降，大幅降低了器件的导通电阻；同时增加导电沟道，降低了沟道电阻。
一种沟道沟槽绝缘栅双极型晶体管及其制造方法

[发明专利]一种沟槽型半导体功率器件终端保护结构及功率器件-CN201910653705.6有效
发明人：刘斯扬;赵航波;付浩;魏家行;孙伟锋;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2019-07-18 - 公布日： 2021-04-06 - 主分类号： H01L29/06 文献下载
摘要：一种沟槽型半导体功率器件终端保护结构及功率器件，其功率器件结构包括第一导电类型衬底、第一导电类型缓冲层、第一导电类型漂移区，且在第一导电类型漂移区内设有原胞区和终端保护区，在原胞区外部设有主分压环、次分压环和第一导电类型截止环，在分压环的下方设有第二导电类型屏蔽保护层，该结构特征在于，在相邻的分压环之间设有第二导电类型阱区，且各分压环与第二导电类型阱区之间由第一导电类型漂移区隔离，该结构在形成耗尽层辅助耐压的同时，可以避免相邻分压环之间的电位影响，有效减小了分压环氧化层中的电场强度，提升了终端保护结构的耐压能力，且该结构与原有的制造工艺兼容，在保持成本不变的情况下提高了器件的整体性能。
一种沟槽半导体功率器件终端保护结构

[发明专利]一种高击穿电压的沟槽功率器件及其制造方法-CN202011136918.0在审
发明人：刘斯扬;隗兆祥;周华;付浩;严晓雯;魏家行;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2020-10-22 - 公布日： 2020-12-18 - 主分类号： H01L29/78 文献下载
摘要：本发明提出了一种具有高击穿电压的沟槽碳化硅功率器件，其器件结构包括，N型衬底，N型缓冲层，N型外延层，呈方形阵列排布的多晶硅栅，多晶硅栅的外围设有栅氧化层，栅氧化层两侧设有P型体区和N型源区，P型体区上方设有P型源区，N型源区、P型源区和P型外延柱的上方设有源极金属，N型衬底下表面设有漏极金属。本发明提出的三维器件结构的四个顶角设有P‑外延柱，该外延柱是在衬底外延过程中采用多次离子注入和外延工艺与N型外延层同步形成。P‑外延柱上方与源极金属直接相连，侧壁由栅氧化层与多晶硅栅隔离，底部与N型外延层接触。P‑外延柱的底部与N型外延层形成PN结，器件外接正向压降时，该PN结反偏，可以承受很强的电场，替栅氧化层分担了一部分电场，使沟槽拐角处栅氧化层内的电场强度降低，以提高功率碳化硅器件的击穿电压以及可靠性。
一种击穿电压沟槽功率器件及其制造方法

[发明专利]一种石墨烯沟道碳化硅功率半导体晶体管-CN201810682926.1有效
发明人：刘斯扬;汤丽芝;李胜;张弛;魏家行;孙伟锋;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2018-06-27 - 公布日： 2020-11-03 - 主分类号： H01L29/78 文献下载
摘要：本发明提出了一种石墨烯沟道碳化硅功率半导体晶体管，其元胞结构包括：N型衬底，衬底表面的N型漂移区，在漂移区两端设置P型基区，各P型基区内分别设有P+型体接触区和N+型源区，在N型漂移区的表面设有栅氧层且所述栅氧层的两端分别延伸进入两侧的P型基区，在栅氧层的表面设有多晶硅栅。其特征在于P型基区表面内嵌有作为沟道的石墨烯条且石墨烯条的两端分别触及N+型源区与P型基区之间的边界和P型基区与N型漂移区之间的边界，在栅宽方向呈蜂窝状分布，器件的导电沟道仍由石墨烯构成，在维持基本不变的导通电阻和电流传输能力下，P型基区被石墨烯条间隔开来，增强辅助耗尽的作用，进一步减小器件整体关态漏电电流，提高击穿电压。
一种石墨沟道碳化硅功率半导体晶体管

1
2
下一页»
尾页
共 30 条