“李钟旻”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]校正设计布局的方法、计算装置和制造半导体装置的方法-CN202211694940.6在审
发明人：金哲焕;沈智昌;李钟旻;高常恩;权五勳;权赫准 -专利权人：三星电子株式会社
申请日： 2022-12-28 - 公布日： 2023-07-21 - 主分类号： G03F1/36 文献下载
摘要：公开了校正设计布局的方法、计算装置和制造半导体装置的方法。在校正半导体装置的设计布局的方法中，测量基于原始布局制造的半导体装置中的多个感兴趣区域中的每个的目标图案的点的一部分的未对准值；通过使用基于测量的点的所述一部分的未对准值训练的人工神经网络，来估计目标图案的未测量点的未对准值；并且通过使用估计的未对准值来生成半导体装置的目标布局。
校正设计布局方法计算装置制造半导体

[实用新型]发热元件冷却结构体-CN202223131214.1有效
发明人：李康铉;金亨硕;赵恒炫;李钟旻;张宰昊 -专利权人：株式会社KMW
申请日： 2022-11-24 - 公布日： 2023-07-07 - 主分类号： H01L23/427 文献下载
摘要：本实用新型公开了发热元件冷却结构体。根据本实用新型的一实施例，提供一种发热元件冷却结构体，其包括：下部板；上部板，其设置为与所述下部板的内表面接合并形成内部空间；柱部，其形成为在所述上部板的外表面凹陷并向所述上部板的内表面凸出；以及芯部，其设置为形成于所述上部板的内表面和所述下部板的内表面中的至少一个上并使冷媒移动。
发热元件冷却结构

[发明专利]存储器控制器、存储器系统和存储器模块-CN202211393645.7在审
发明人：林秀熏;李起准;李明奎;权银喆;金浩渊;李钟旻 -专利权人：三星电子株式会社
申请日： 2022-11-08 - 公布日： 2023-05-12 - 主分类号： G06F11/10 文献下载
摘要：一种存储器控制器包括纠错码(ECC)引擎和错误管理电路。ECC引擎被配置为：在读取操作期间，对所读取的码字集执行ECC解码，以生成与在所读取的码字集中所包括的用户数据集中的可纠正错误相关联的第一校验子和第二校验子；基于第一校验子和第二校验子来纠正可纠正错误；以及将第二校验子提供给错误管理电路。错误管理电路被配置为：累积与多个可纠正错误相关联的并且通过多个读取操作获得的第二校验子作为多个第二校验子，存储多个第二校验子，将多个第二校验子与错误模式集进行比较，以及基于比较来预测不可纠正错误的发生。
存储器控制器系统模块

[发明专利]半导体存储器装置及其制造方法和包括其的电子系统-CN202211212279.0在审
发明人：孙龙勋;金俊成;成锡江;李吉成;李钟旻 -专利权人：三星电子株式会社
申请日： 2022-09-30 - 公布日： 2023-04-14 - 主分类号： H10B43/30 文献下载
摘要：一种半导体存储器装置可包括：单元衬底，其包括单元阵列区和延伸区；单元衬底上的第一模制结构；第一模制结构上的第二模制结构；穿过单元阵列区上的第一模制结构和第二模制结构的沟道结构；以及穿过延伸区上的第一模制结构和第二模制结构的单元接触结构。第一模制结构和第二模制结构分别包括按次序堆叠在单元阵列区上并且在延伸区上按照台阶方式堆叠的第一栅电极和第二栅电极。单元接触结构包括连接至第一栅电极之一的下导电图案、连接至第二栅电极之一的上导电图案和将下导电图案与上导电图案分离的绝缘图案。
半导体存储器装置及其制造方法包括电子系统

[发明专利]半导体器件和包括该半导体器件的电子系统-CN202210411018.5在审
发明人：郑恩宅;金宰浩;金俊成;金智源;成锡江;李相炖;李钟旻 -专利权人：三星电子株式会社
申请日： 2022-04-19 - 公布日： 2023-02-07 - 主分类号： H10B41/35 文献下载
摘要：提供了半导体器件和包括该半导体器件的电子系统。所述半导体器件包括：电极结构，所述电极结构包括堆叠在基板上的电极和位于所述电极中的最上电极上的绝缘图案；垂直结构，所述垂直结构穿透所述电极结构并且连接到所述基板；第一绝缘层，所述第一绝缘层位于所述电极和所述垂直结构上；导电图案，所述导电图案穿透所述第一绝缘层并且连接到所述垂直结构；上水平电极，所述上水平电极位于所述导电图案上；以及上半导体图案，所述上半导体图案穿透所述上水平电极并且连接到所述导电图案。所述导电图案具有位于所述垂直结构上的第一侧表面和位于所述绝缘图案上的第二侧表面。
半导体器件包括电子系统

[发明专利]半导体器件和包括该半导体器件的电子系统-CN202210842795.5在审
发明人：李相炖;金俊成;金智源;金宰浩;成锡江;李钟旻;郑恩宅 -专利权人：三星电子株式会社
申请日： 2022-07-18 - 公布日： 2023-01-24 - 主分类号： H10B41/10 文献下载
摘要：公开了半导体器件和包括其的电子系统。该半导体器件可以包括：堆叠结构，在第一方向上延伸并且包括垂直堆叠在基板上的栅电极；在堆叠结构上水平间隔开的选择结构；上隔离结构，在选择结构之间并在堆叠结构上沿第一方向延伸；以及穿透堆叠结构和选择结构的垂直结构。垂直结构包括第一垂直结构，该第一垂直结构沿第一方向排列并且穿透上隔离结构的部分。每个选择结构包括选择栅电极和围绕选择栅电极的顶表面、底表面和侧壁表面的水平电介质图案。每个选择栅电极包括在第一方向上延伸的线部分、以及从线部分垂直突出并围绕每个第一垂直结构的至少一部分的电极部分。
半导体器件包括电子系统

[发明专利]耐污染性反渗透分离膜、其制备方法以及包括其的耐污染性反渗透组件-CN201980039135.X有效
发明人： 李钟旻 -专利权人：南韩商东丽先端素材股份有限公司
申请日： 2019-07-31 - 公布日： 2023-01-24 - 主分类号： B01D69/12 文献下载
摘要：本发明涉及耐污染性反渗透分离膜、其制备方法以及包括其的耐污染性反渗透组件，更详细地，涉及如下的耐污染性反渗透分离膜、其制备方法以及包括其的耐污染性反渗透组件：对于有机物和无机物等污染物质的耐污染性优良，对于微生物等的抗菌性能优良，同时，流量和盐去除率优良，耐污染性和抗菌性能的持久性优良。
污染反渗透分离制备方法以及包括组件

[发明专利]三维半导体存储器件和包括三维半导体存储器件的电子系统-CN202210392231.6在审
发明人：金宰浩;金智源;金俊成;成锡江;李相燉;李钟旻;郑恩宅 -专利权人：三星电子株式会社
申请日： 2022-04-14 - 公布日： 2023-01-13 - 主分类号： H10B41/10 文献下载
摘要：提供一种三维半导体器件，该三维半导体器件包括：衬底；堆叠结构，包括在衬底上的栅电极和在栅电极上彼此间隔开的串选择电极；第一分离结构，跨过堆叠结构在第一方向上延伸并位于串选择电极之间；竖直沟道结构，穿透堆叠结构；以及位线，连接到竖直沟道结构并在第二方向上延伸。竖直沟道结构的第一子集共同连接到位线之一。第一子集的竖直沟道结构可以跨过第一分离结构在第二方向上彼此相邻。串选择电极中的每一个可以围绕第一子集的竖直沟道结构中的每一个竖直沟道结构。
三维半导体存储器件包括电子系统

[发明专利]具有选择型两端集水功能的过滤结构及利用此的过滤方法-CN202080070715.8在审
发明人： 李钟旻;李喜京 -专利权人：韩国商东丽先端素材股份有限公司
申请日： 2020-08-28 - 公布日： 2022-05-17 - 主分类号： B01D69/04 文献下载
摘要：本发明包括：第一密封部，具有第一出入口和第二出入口，并且密封外壳的一端，第一出入口由第一开关阀门选择性开关，第二出入口由第二开关阀门选择性开关；第二密封部，具有排放口及第三出入口和第四出入口，并且密封外壳的另一端，排放口与通水管的一侧开口端连通连接，第三出入口由第三开关阀门选择性开关，第四出入口由第四开关阀门选择性开关；及控制部，控制第一、二开关阀门的开关操作以及控制第三、四开关阀门的开关操作，并且控制通过第一、二出入口中的任意一个出入口供应原水或者控制通过第三、四出入口中的任意一个出入口供应原水，以形成从第一密封部向第二密封部侧的正向流体流动或者形成从第二密封部向第一密封部侧的反向流体流动。
具有选择两端集水功能过滤结构利用方法

[发明专利]三维半导体存储器装置-CN202110671521.X在审
发明人：申东玹;姜敏圭;文瑞琳;闵胜基;朴盛珉;李钟旻 -专利权人：三星电子株式会社
申请日： 2021-06-17 - 公布日： 2021-12-17 - 主分类号： H01L27/11524 文献下载
摘要：一种三维半导体存储器装置包括外围电路结构、在外围电路结构上方的单元阵列结构、以及将单元阵列结构连接到外围电路结构的外围接触过孔结构，外围接触过孔结构包括在外围电路结构中的第一贯通区域中的第一外围接触过孔结构和在外围电路结构中的第二贯通区域中的第二外围接触过孔结构，第二贯通区域在外围电路结构上方与第一贯通区域间隔开，并且第二外围接触过孔结构的第二临界尺寸与第一外围接触过孔结构的第一临界尺寸之间的差根据包括在第二贯通区域和第一贯通区域中的材料层被不同地配置。
三维半导体存储器装置

[发明专利]半导体器件-CN202110143111.8在审
发明人：申乂苑;尹在璇;李昇埈;李钟旻 -专利权人：三星电子株式会社
申请日： 2021-02-02 - 公布日： 2021-11-30 - 主分类号： H01L27/11563 文献下载
摘要：一种半导体器件包括设置在衬底上的堆叠结构。该堆叠结构包括在与第一方向和第二方向交叉的第三方向上交替堆叠的多个绝缘层和多个电极层。多个沟道结构在第三方向上延伸穿过堆叠结构。第一布线组包括设置在堆叠结构上的多个第一水平布线，所述多个第一水平布线在第一方向上排列并在第二方向上延伸。第二布线组包括设置在堆叠结构上的多个第二水平布线，所述多个第二水平布线在第一方向上排列并在第二方向上延伸。所述多个第一水平布线和所述多个第二水平布线中的每个连接到所述多个沟道结构中的对应一个。第一线识别部设置在第一布线组与第二布线组之间。
半导体器件

[发明专利]对胰高血糖素、GLP-1、和GIP受体都具有活性的三重激动剂或其缀合物对肝病的治疗用途-CN202080008168.0在审
发明人：权贤珠;金正国;朴恩珍;李钟旻;李钟锡;曹孝相;崔仁荣 -专利权人：韩美药品株式会社
申请日： 2020-06-29 - 公布日： 2021-08-17 - 主分类号： A61K38/26 文献下载
摘要：本发明涉及对胰高血糖素、GLP‑1和GIP受体中的全部具有活性的三重激动剂及其长效缀合物对肝病的治疗用途。
血糖 glp gip 受体具有活性三重激动剂缀合物肝病治疗用途

[发明专利]内插器-CN201980086383.X在审
发明人： 李钟旻;李吉善;申正均;安咏晙 -专利权人：阿莫善斯有限公司
申请日： 2019-11-04 - 公布日： 2021-08-06 - 主分类号： H01L23/00 文献下载
摘要：本发明涉及一种内插器(300)，其中内插器(300)包括：由陶瓷材料制成的支撑体(310)；用于连接支撑体(310)的上表面和下表面的连接电极(320)；以及设置在支撑体的外表面上的屏蔽材料(330)，内插器(300)的至少一部分沿着基板(100)的边缘设置，并将基板(100)电连接到基板(200)。本发明具有如下优点：通过应用陶瓷材料，能够实现精细图案，且通过防止陶瓷弯曲来提高尺寸稳定性，有利于电子器件的高性能和小型化，从而提高信号传输的可靠性。
内插

[实用新型]半导体器件-CN202023017828.8有效
发明人：申乂苑;尹在璇;李昇埈;李钟旻 -专利权人：三星电子株式会社
申请日： 2020-12-14 - 公布日： 2021-08-03 - 主分类号： H01L27/11556 文献下载
摘要：一种半导体器件包括第一布线组，该第一布线组在衬底上包括多个第一水平布线。所述多个第一水平布线彼此平行地在第一方向上排列。所述多个第一水平布线中的每个在与第一方向交叉的第二方向上延伸。提供第二布线组，其在衬底上包括多个第二水平布线。所述多个第二水平布线彼此平行地在第一方向上排列。所述多个第二水平布线中的每个在第二方向上延伸。提供线识别部，其在第一布线组与第二布线组之间。线识别部被限定在重叠区域中，该重叠区域在所述多个第一水平布线之中最靠近该线识别部的一个第一水平布线与所述多个第二水平布线之中最靠近该线识别部的一个第二水平布线之间。
半导体器件

[发明专利]垂直存储器件-CN202010142068.9有效
发明人：李承民;赵厚成;南祯硕;李钟旻;崔容准 -专利权人：三星电子株式会社
申请日： 2016-10-08 - 公布日： 2021-04-20 - 主分类号： H01L27/11582 文献下载
摘要：本公开提供了垂直存储器件。一种垂直存储器件包括：基板；多个沟道，在基板上并在垂直于基板的顶表面的第一方向上延伸；多条栅线，在基板上层叠在彼此之上；多条布线，在栅线上方并电连接到栅线；以及识别图案，在基板上处于与布线中的至少一条的层级相同的层级。栅线围绕沟道。栅线沿着第一方向彼此间隔开。
垂直存储器件

1
2
3
下一页»
尾页
共 32 条