“宋之洋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]光掩模、半导体器件与光掩模的设计方法-CN202010290019.X有效
发明人：张豆豆;邱瑾玉;耿玉慧;宋之洋 -专利权人：长江存储科技有限责任公司
申请日： 2020-04-14 - 公布日： 2023-09-29 - 主分类号： G03F1/42 文献下载
摘要：本发明提供一种光掩模、半导体器件与光掩模的设计方法。光掩模包括主图形区域和多个对位标记。主图形区域具有至少一种图形阵列。多个对位标记中的每一对位标记包括所述至少一种图形阵列中的一种或多种图形阵列。
光掩模半导体器件设计方法

[发明专利]套刻误差检测用图形结构及方法-CN202011472159.5有效
发明人：陈媛;邱瑾玉;耿玉慧;宋之洋 -专利权人：长江存储科技有限责任公司
申请日： 2020-12-15 - 公布日： 2022-11-22 - 主分类号： G03F7/20 文献下载
摘要：本发明提供一种套刻误差检测用图形结构及方法。包括第一图形及第二图形，形成于上下叠置的两个膜层上，第一图形和第二图形上下对应设置且中心点位于同一垂线上；第一图形包括单个第一矩形图案，第二图形包括单个或多个第二矩形图案，第一矩形图案的长边与短边的比值小于第二矩形图案的长边与短边的比值，第二矩形图案的中间部分沿垂直第一矩形图案方向的正投影落在第一矩形图案内，与中间部分相连接的两端的正投影位于第一矩形图形外。本发明在实现量测目的的前提下可以减少图形占用的平面面积，这使得其可以分布于晶粒中，因而其切割道film stack与晶粒内器件更加接近，可以有效减小套刻误差，提高生产良率和降低生产成本。
误差检测图形结构方法

[发明专利]一种半导体器件及其制备方法-CN202110959778.5在审
发明人：赵利俊;方超;耿玉慧;轩攀登;宋之洋 -专利权人：长江存储科技有限责任公司
申请日： 2021-08-20 - 公布日： 2021-11-30 - 主分类号： H01L27/11565 文献下载
摘要：本发明公开了一种半导体器件及其制备方法，包括衬底和位于衬底上的堆叠结构，所述衬底包括器件区，所述器件区包括存储阵列区和与所述存储阵列区相邻的外围区，堆叠结构包括位于存储阵列区的第一堆叠结构和位于外围区的第二堆叠结构，第一堆叠结构包括交替堆叠的层间绝缘层和层间栅极层，第二堆叠结构包括交替堆叠的层间绝缘层和层间介质层。本发明将现有技术中填充存储阵列区的边缘台阶区和外围区的介质层替换为堆叠结构，能够减小介质层导致的应力，进而减小芯片内部的应力。
一种半导体器件及其制备方法

[发明专利]三维存储器及其制作方法-CN202110914473.2在审
发明人：赵利俊;吴振国;宋之洋 -专利权人：长江存储科技有限责任公司
申请日： 2021-08-10 - 公布日： 2021-11-02 - 主分类号： H01L27/11582 文献下载
摘要：本发明涉及一种三维存储器及其制作方法，三维存储器包括：衬底；位于衬底上的堆叠结构，堆叠结构包括多个块区域；设于两个相邻块区域之间且垂直贯穿堆叠结构的第一分隔结构和第二分隔结构；第一分隔结构包括沿第一横向延伸的第一延伸部以及与第一延伸部连接的第一侧端部；第一侧端部包括至少一个连接部，连接部的一端连接于第一延伸部，另一端向远离第一延伸部且不平行于第一横向的方向延伸；第二分隔结构包括沿第一横向延伸的第二延伸部以及与第二延伸部连接的第二侧端部；第二侧端部与第一侧端部相对设置，至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠，从而避免两个分隔结构底部分开不连接，而导致底层栅极短路的问题。
三维存储器及其制作方法

[发明专利]一种三维存储器及其制作方法-CN202011249304.3有效
发明人：赵利俊;吴振国;陆聪;宋之洋;轩攀登 -专利权人：长江存储科技有限责任公司
申请日： 2020-11-10 - 公布日： 2021-09-10 - 主分类号： H01L27/11519 文献下载
摘要：本申请实施例公开了一种三维存储器及其制作方法，该三维存储器包括：层叠的存储堆叠结构和连接结构，以及贯穿所述连接结构，并延伸至所述存储堆叠结构中的多个栅线缝隙，所述多个栅线缝隙包括：多个第一栅线缝隙和至少一个第二栅线缝隙，所述第一栅线缝隙平行于第一方向，所述第二栅线缝隙垂直于所述第一方向，从而利用所述第一栅线缝隙减小所述存储堆叠结构中在垂直于所述第一方向上的应力积累，利用所述第二栅线缝隙减小所述存储堆叠结构中在平行于所述第一方向上的应力积累，从而减小所述连接结构中第一位线接触孔和所述存储堆叠结构中第一沟道孔的套刻误差，提高所述3D NAND存储器的良率。
一种三维存储器及其制作方法

[发明专利]用于在半导体制造中定位图案的标记-CN202010361086.6有效
发明人：张豆豆;邱瑾玉;宋之洋;何骏;高志虎;冯耀斌 -专利权人：长江存储科技有限责任公司
申请日： 2019-02-13 - 公布日： 2021-08-27 - 主分类号： H01L21/67 文献下载
摘要：公开了半导体制造方法的实施例。在示例中，公开了一种用于形成标记的方法，所述标记用于在半导体制造中定位图案。将晶片划分成多个画面。所述多个画面中的每一个画面包括半导体芯片管芯。随后在所述多个画面中的四个相邻画面的四个角处分别图案化锁定角标记的四个四分之一。所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离。将所述锁定角标记设定为用于在半导体制造中定位所述四个相邻画面中的至少一个画面中的图案的原点。
用于半导体制造定位图案标记

[发明专利]用于在半导体制造中定位图案的标记-CN201980000333.5有效
发明人：张豆豆;邱瑾玉;宋之洋;何骏;高志虎;冯耀斌 -专利权人：长江存储科技有限责任公司
申请日： 2019-02-13 - 公布日： 2020-05-22 - 主分类号： H01L21/67 文献下载
摘要：公开了半导体制造方法的实施例。在示例中，公开了一种用于形成标记的方法，所述标记用于在半导体制造中定位图案。将晶片划分成多个画面。所述多个画面中的每一个画面包括半导体芯片管芯。随后在所述多个画面中的四个相邻画面的四个角处分别图案化锁定角标记的四个四分之一。所述锁定角标记的每一个四分之一与所述锁定角标记的相邻四分之一对称并且与所述锁定角标记的所述相邻四分之一分开标称上相同的距离。将所述锁定角标记设定为用于在半导体制造中定位所述四个相邻画面中的至少一个画面中的图案的原点。
用于半导体制造定位图案标记

[发明专利]光源掩模协同优化方法-CN201510810017.8有效
发明人： 宋之洋;郭沫然;韦亚一;董立松;于丽贤 -专利权人：中国科学院微电子研究所
申请日： 2015-11-20 - 公布日： 2020-02-21 - 主分类号： G03F1/36 文献下载
摘要：本发明提供了一种光源掩模协同优化方法，包括：输入初始参数；选择部分输入版图参与优化；进行光源掩模协同优化，得到满足光刻工艺条件的优化光源；调整掩模可制造性规则，重新进行版图优化；根据能否满足工艺条件，确定成本最低的掩模可制造性规则；根据确定的可制造性规则，对所有的输入版图进行版图优化；获得最终的优化版图。该方法在进行光源掩模协同优化过程中，可以对掩模可制造性进行规则优化，使得优化后的掩模版制造成本以及缺陷数量降低，还减少了参与协同优化的掩模版图图形数量，提高了优化效率。
光源协同优化方法

[发明专利]一种焦面位置测试掩膜版及确定焦面位置的方法-CN201510474182.0有效
发明人：董立松;韦亚一;宋之洋 -专利权人：中国科学院微电子研究所
申请日： 2015-08-05 - 公布日： 2019-12-13 - 主分类号： G03F1/44 文献下载
摘要：本发明提供了一种焦面位置测试掩膜版及确定焦面位置的方法，包括：阻光区，包括具有设定宽度的至少一个阻光图形；透光区，包括具有设定宽度的至少一个透光图形；测试图形区，包括至少两种测试图形，所述测试图形为具有设定深度及设定宽度的图形，使得通过所述测试图形的透射光与通过所述透光区的透射光之间的相位差为90°的整数倍，且透射光相应负一级和负二级衍射光的振幅为0；所述阻光区、测试图形区、透光区依序相连，形成于透明基板上。利用本发明提供的测试掩膜版确定光刻机的最佳焦面位置，由于获取的焦面偏移量与图形偏移量的比值更大，从而提高检测光刻机的最佳焦距的灵敏度，以提升光刻精准度。
一种位置测试掩膜版确定方法装置

[发明专利]EUV设计规则、光源和掩模的联合优化和成像建模方法-CN201610068977.6有效
发明人：郭沫然;宋之洋;韦亚一 -专利权人：中国科学院微电子研究所
申请日： 2016-02-01 - 公布日： 2019-12-03 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了EUV的设计规则，光源和掩模的联合优化方法，包括：针对提供的EUV模型进行第一优化仿真并获取满足第一光刻工艺条件的光源和掩模版图；进行第二优化仿真并获取满足第二光刻工艺条件的最佳设计规则、光源和掩模版图。本发明还公开了一种极紫外光刻的成像建模方法。本方法将芯片设计规则优化引入SMO流程中，得到设计目标图形和先进SMO联合优化方法，在保证器件尺寸不变情况下，微调部分器件版图线宽及间距，从而提高整体工艺窗口，节省了优化的时间，同时又达到增大复合工艺窗口的目的。
euv 设计规则光源联合优化成像建模方法

[发明专利]一种基于版图几何特征匹配的光刻解决方案预测方法-CN201611184182.8有效
发明人：韦亚一;宋之洋;郭沫然;颜永利;董立松;苏晓菁;刘实 -专利权人：中国科学院微电子研究所
申请日： 2016-12-20 - 公布日： 2019-10-01 - 主分类号： G03F7/20 文献下载
摘要：本发明属于半导体制造技术领域，公开了一种基于版图几何特征匹配的光刻解决方案预测方法，包括：获得标准版图几何信息数据库，获得待匹配版图几何信息，将待匹配版图几何信息和标准版图几何信息数据库中的几何信息进行匹配，根据匹配结果选取第一标准版图，将第一标准版图所对应的光刻解决方案作为待匹配版图的光刻解决方案候选，预测待匹配版图的光刻解决方案。解决了现有技术中不能分析未知或未受检测的几何图形组合、不能为未知的版图图形提供工艺研发的预选方案、无法直观反馈版图设计缺陷的问题。达到了为未知的版图图形提供工艺研发的预选方案，直观反馈版图设计缺陷的技术效果。
一种基于版图几何特征匹配光刻解决方案预测方法

[发明专利]一种掩膜图形的优化方法、最佳焦平面位置测量方法及系统-CN201610342206.1有效
发明人：董立松;宋之洋;韦亚一 -专利权人：中国科学院微电子研究所
申请日： 2016-05-20 - 公布日： 2017-06-30 - 主分类号： G03F7/20 文献下载
摘要：本发明提供一种掩膜图形的优化方法及系统，采用的目标函数为部分相干光源照明、预定焦深范围内不同离焦量下光刻空间像强度分布所对应的图形位置偏移量对离焦量的斜率，该目标函数以光刻成像理论为基础并结合最优化算法，以投影物镜系统最佳焦平面位置的测量灵敏度的评价函数，获得与照明方式相匹配的具有优化的透过率和相位的掩膜图形，可以有效提高部分相干光源照明条件下的最佳焦平面位置的测量灵敏度。同时，通过该优化方法获得的掩膜图形是基于相移掩膜测量原理，在用于最佳焦平面位置的测量时，不需要专门的测量设备和复杂的传感器，可以有效的降低测量成本。
一种图形优化方法最佳平面位置测量方法系统

[发明专利]一种采用核回归技术的自适应光学邻近效应校正方法-CN201410090470.1有效
发明人：马旭;吴炳良;宋之洋;李艳秋;刘丽辉 -专利权人：北京理工大学
申请日： 2014-03-12 - 公布日： 2017-01-18 - 主分类号： G03F1/36 文献下载
摘要：本发明一种采用核回归技术的自适应光学邻近效应校正方法，具体过程为建立EBOPC数据库和PBOPC数据库；将待优化的掩模图形分割成若干子掩模图形；确定每个子掩模图形中的观测点；为各观测点分配子区域；在各观测点周围区域内进行采样取点；计算每个观测点与其周围掩模图形的平均距离；采用核回归技术生成OPC回归结果；将所有子掩模图形对应的OPC回归结果拼接为对应于整体掩模图形的OPC回归结果；对整体掩模图形的OPC回归结果进行后处理，获得最终的OPC优化结果。本发明利用核回归技术，有效提高了传统PBOPC的运算效率。
一种采用回归技术自适应光学邻近效应校正方法

[发明专利]一种采用压缩感知技术的光源优化方法-CN201410099897.8有效
发明人：马旭;宋之洋;高杰;李艳秋 -专利权人：北京理工大学
申请日： 2014-03-18 - 公布日： 2014-07-02 - 主分类号： G03F7/20 文献下载
摘要：本发明提供一种采用压缩感知技术的光源优化方法。本方法首先选定一组标准正交基，使得光源图形在该标准正交基上是稀疏的。之后，本方法将光源图形在该标准正交基上展开得到系数向量并将SO优化问题构造为在线性限制条件下求解的最小L1范数的图像恢复问题。其中线性限制条件为在晶片处设定的若干观测点上的光刻胶中成像与目标图形一致。较之传统的采用共轭梯度法的SO算法，本发明所涉及的SO方法能够更为有效的提高运算效率，提高优化后光源的可制造性，以及光刻系统的工艺窗口。同时本发明采用矢量成像模型描述光刻系统的成像过程，优化后的光源不但适用于小NA的情况，也适用于NA>0.6的情况，满足高NA浸没式光刻系统的仿真精度要求。
一种采用压缩感知技术光源优化方法

[发明专利]一种基于基本模块的掩模主体图形优化方法-CN201210540937.9有效
发明人：马旭;李艳秋;宋之洋 -专利权人：北京理工大学
申请日： 2012-12-13 - 公布日： 2013-03-27 - 主分类号： G03F1/36 文献下载
摘要：本发明提供一种基于基本模块的掩模主体图形优化方法，本方法将掩模主体图形构造为若干单边尺寸大于阈值的基本模块的叠加，即掩模主体图形可表示为基本模块与表示基本模块位置的系数矩阵的卷积；将优化目标函数F构造为目标图形与当前掩模主体图形对应的光刻胶中成像之间的欧拉距离的平方。之后本方法基于Abbe矢量成像模型，采用改进的共轭梯度法对掩模主体图形进行优化。本方法可以在掩模优化过程中，自动保证优化后掩模主体图形任意部分的单边尺寸大于预定阈值。另外本发明仅对掩模主体图形进行优化，而不引入任何辅助图形，不会产生与主体图形距离过近的辅助图形。因此本方法可以在提高光刻系统成像质量的前提下，有效提高优化后掩模的可制造性。
一种基于基本模块主体图形优化方法

1
2
下一页»
尾页
共 16 条