“徐金厂”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]集成电路及其制造方法-CN201810376754.5有效
发明人：张育荣;徐金厂;李宪信;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-25 - 公布日： 2022-12-13 - 主分类号： G06F30/392 文献下载
摘要：一种集成电路包括第一组栅极结构和第二组栅极结构。第一组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第一组栅极结构中的相邻栅极的中心分离。第二组栅极结构中的每个栅极的中心在第一方向上通过第一间距与第二组栅极结构中的相邻栅极的中心分离。第一组栅极结构和第二组栅极结构在第二方向上延伸。第一组栅极结构中的栅极在第二方向上与第二组栅极结构中的相应栅极对准。第一组栅极结构中的栅极在第二方向上通过第一距离与第二组栅极结构中的相应栅极分离。本发明还提供了集成电路的制造方法。
集成电路及其制造方法

[发明专利]产生用于光刻过程的多个光掩模的方法-CN201611143527.5有效
发明人：蔡念豫;徐金厂;李宪信;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-13 - 公布日： 2022-10-28 - 主分类号： G03F1/50 文献下载
摘要：一种产生用于光刻过程的多个光掩模的方法包含产生电路图形。电路图形包括多个顶点和多个边缘。多个顶点中的每一者表示多个导线中的一者。多个边缘表示小于可接受最小距离的导线之间的间距。通过将第三顶点合并到选自多个顶点的第一集合的第四顶点中来简化Kn+1图形，所述Kn+1图形包括选自由选自多个边缘的边缘的第一集合串联连接的多个顶点的顶点的第一集合，且具有选自顶点的第一集合的第一顶点和第二顶点之间的至少一个非串联边缘连接。执行n重图案冲突检查，且基于结果产生光掩模。
产生用于光刻过程多个光掩模方法

[发明专利]半导体器件以及用于半导体器件的标准单元-CN202111142883.6在审
发明人：蔡念豫;徐金厂;李宪信;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-02 - 公布日： 2021-12-07 - 主分类号： H01L27/02 文献下载
摘要：一种设计半导体器件的方法包括：为多个单元中的每一单元的布局建立边界条件，其中每一单元具有多个特征，且边界条件是基于每一特征相对于对应单元的单元边界的邻近性而建立。所述方法包括基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所建立的边界条件来判断每一单元的布局是否是可着色的。所述方法包括通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局。所述方法包括报告所述半导体器件的所述层的布局是可着色的，而不分析所述半导体器件的所述层的所述布局。
半导体器件以及用于标准单元

[发明专利]用于设计半导体器件的方法及系统-CN201611095252.2有效
发明人：蔡念豫;徐金厂;李宪信;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-02 - 公布日： 2021-10-26 - 主分类号： H01L27/02 文献下载
摘要：一种设计半导体器件的方法包括：为多个单元中的每一单元的布局建立边界条件，其中每一单元具有多个特征，且边界条件是基于每一特征相对于对应单元的单元边界的邻近性而建立。所述方法包括基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所建立的边界条件来判断每一单元的布局是否是可着色的。所述方法包括通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局。所述方法包括报告所述半导体器件的所述层的布局是可着色的，而不分析所述半导体器件的所述层的所述布局。
用于设计半导体器件方法系统

[发明专利]计算机实施的方法-CN201911347441.8在审
发明人：拉希德沙里克;徐金厂;吴政机;陈建文;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-12-24 - 公布日： 2021-03-16 - 主分类号： G06F30/367 文献下载
摘要：本发明涉及计算机实施的方法。用于集成电路(IC)布局验证的系统、方法以及器件。采集多个集成电路图案，多个集成电路图案包含能够被制造的第一组图案和不能被制造的第二组图案。使用多个集成电路图案来训练机器学习模型。机器学习模型产生用于验证集成电路布局的预测模型。预测模型接收包含一组测试图案的数据，一组测试图案包括集成电路图案的扫描电子显微镜(SEM)图像。基于扫描电子显微镜图像和多个集成电路图案来确定与集成电路布局相关联的设计违例。为集成电路布局的进一步特征化提供设计违例的概述。
计算机实施方法

[发明专利]确定性方法-CN202010222985.8在审
发明人： 徐金厂;吴建德;拉希德沙里克 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-03-26 - 公布日： 2021-02-23 - 主分类号： G06F30/392 文献下载
摘要：本公开描述用于确定性方法的系统、方法以及装置，确定性方法包括接收具有若干层的半导体装置的初始布局。识别与第一层相关联的第一设计规则的违例。设计规则编译包括与每一层相关联的多个设计规则。基于多个设计规则来生成多个衍生层。每一衍生层包括半导体装置的一个或多个层，其中对一个层的物理移动影响另一层。指定与多个层中的第二层相关联的禁区。生成具有与初始布局不同地定向的多个层的新布局，使得没有层在禁区内突出。
确定性方法

[发明专利]用于减低极紫外光掩模缺陷的方法-CN201810320343.4在审
发明人： 徐金厂;王中兴;林彦宏;杨稳儒;杨幸菱 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-04-11 - 公布日： 2019-02-12 - 主分类号： G03F1/22 文献下载
摘要：公开一种减低极紫外光(EUV)掩模缺陷的方法。所述方法包括以下步骤：提供晶片毛坯；识别晶片毛坯上的多个第一缺陷；在晶片毛坯的顶部上提供极紫外光掩模设计；识别极紫外光掩模设计上的具有对应的可拉伸区的非紧要区块；将极紫外光毛坯与极紫外光掩模设计进行交叠；识别多个第二缺陷，解决所述多个第二缺陷；识别多个第三缺陷，不解决所述多个第三缺陷；调整极紫外光掩模设计及极紫外光毛坯的相对位置以解决所述第三多个缺陷中的至少一者；以及调整所述非紧要区块中的至少一者在对应的可拉伸区内的位置，以解决所述多个第三缺陷中的至少一者。
极紫外光毛坯掩模设计晶片掩模缺陷区块拉伸区交叠拉伸

[发明专利]分配着色图案的方法-CN201710547709.7在审
发明人：林彦宏;侯元德;徐金厂 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-07-06 - 公布日： 2018-06-29 - 主分类号： G06F17/50 文献下载
摘要：提供一种分配着色图案的方法。将电路的布局图转换成第一冲突图形。基于表示用于电路的着色图案分配的第一数据，调整在第一冲突图形中的第一顶点与第二顶点，以产生第二冲突图形，其中第一顶点表示在布局图中的第一图案，且第二顶点表示在布局图中的第二图案。根据第二冲突图案，将第一着色图案分配给第一图案与第二图案，或将第一着色图案分配给第一图案且将第二着色图案分配给第二图案，以产生用以制造电路的第二数据。
着色图案图案分配布局图电路顶点表示冲突第一数据转换制造

[发明专利]无多图案化冲突的集成电路设计-CN201410119998.7有效
发明人：何建霖;徐金厂;林宏隆;杨稳儒;郑仪侃;欧宗桦;郑文立;谢艮轩;张晴翔;陈庭榆;田丽钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-03-27 - 公布日： 2018-03-23 - 主分类号： G06F17/50 文献下载
摘要：本发明涉及用于通过在未组装的IC单元上实施结构有效性检查来形成多图案化光刻（MPL）兼容的集成电路布局的方法和装置以加强避免组装后的MPL冲突的设计约束。在一些实施例中，通过生成具有多图案化设计层的多个未组装的集成电路（IC）单元实施该方法。在未组装的IC单元上实施结构有效性检查以识别出具有设置在包括有潜在的多图案化着色冲突的图案中的模型的违规的IC单元。调整违规的IC单元中的设计模型以获得多个无违规的IC单元。然后，组装多个无违规的IC单元以形成MPL兼容的IC布局。由于MPL兼容的IC布局没有着色冲突，所以进行分解算法的操作而不实施组装后颜色冲突检查。
图案冲突集成电路设计

[发明专利]确定布局设计是否是N‑可染色的方法-CN201310704190.0有效
发明人：林宏隆;徐金厂;何建霖;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-12-19 - 公布日： 2018-02-13 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了一种确定用于制造集成电路的部件层的布局设计是否为N‑可染色的方法，包括从布局设计的布局单元中标识出候选单元组。候选单元组中的每个候选单元都是基础布局单元组中的一个基础布局单元或者复合布局单元组中的一个复合布局单元，并且复合布局单元组中的该复合布局单元的布局组成单元已被确定为N‑可染色。确定候选单元组中的第一候选单元是否为N‑可染色。当第一候选单元是N‑可染色并且不是顶层布局单元时，生成第一候选单元的邻接敏感冲突图。本发明提供了一种集成电路设计系统。本发明还提供了一种存储指令集的非瞬态存储介质。
确定布局设计是否染色方法

[发明专利]在多重图案化光刻期间用于冲突检测的EDA工具和方法-CN201410087617.1有效
发明人：林彥宏;黄正仪;徐金厂;林宏隆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-03-11 - 公布日： 2017-07-21 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了在多重图案化光刻期间用于冲突检测的EDA工具和方法。方法，包括访问表示集成电路（IC）的层的布局的数据，集成电路（IC）的层的布局具有限定电路图案的多个多边形，该电路图案将在位于半导体衬底的单个层上方的多（N）个光掩模之间进行划分，其中，N大于2。该方法还包括输入具有多个顶点的冲突图，识别第一顶点和第二顶点，第一顶点和第二顶点中的每个均连接至第三顶点和第四顶点，其中，第三顶点和第四顶点连接至冲突图的相同的边，以及合并第一顶点和第二顶点以形成简化图。该方法还包括检测具有冲突的简化图中的至少一个或多个顶点。在一方面，该方法通过实施图案平移、缝合插入或重布线中的一种来解决检测到的冲突。
多重图案光刻期间用于冲突检测 eda 工具方法

[发明专利]确定半导体装置的可着色性的方法和实施所述方法的系统-CN201611058998.6在审
发明人：郑众允;徐金厂;李宪信;李建毅;柯利升;杨稳儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-11-25 - 公布日： 2017-07-14 - 主分类号： H01L27/02 文献下载
摘要：本发明实施例揭示了一种确定半导体装置的可着色性的方法和实施所述方法的系统，所述方法包含迭代地分解冲突图以移除具有少于阈值数目的链路的链路的所有节点。所述方法还包含确定所述已分解的冲突图是否为简化图。所述方法还包含当所述已分解的冲突图并非简化图时使用专用处理装置分割所述已分解的冲突图。所述方法还包含当所述已分解的冲突图是简化图时基于用于图案化所述半导体装置的所述层的掩模的数目来确定所述已分解的冲突图是否可着色。所述方法还包含当所述已分解的冲突图不可着色时标记冲突。
确定半导体装置着色方法实施系统

[发明专利]自对准多重图案化布局设计-CN201310150925.X有效
发明人：陈皇宇;田丽钧;谢艮轩;王植键;徐金厂;许钦雄;苏品岱;刘如淦;鲁立忠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-04-26 - 公布日： 2017-04-05 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了执行设局布局的一种或更多种技术和系统。初始的设计布局与电器部件(诸如，标准单元)相关。该初始的设计布局包括第一图案(诸如，芯轴图案)和第二图案(诸如，被动填充图案)。生成用于初始设计布局的初始切割图案。响应与初始切割图案相关的设计规则违背识别而修改初始设计布局从而生成修改的初始设计布局。基于修改的初始设计布局生成更新的切割图案，但不导致设计规则违背。更新的切割图案被应用于更新的初始设计布局从而生成最终的设计布局。最终的设计布局被验证为自对准多重图案化(SAMP)兼容。本发明还提供了一种自对准多重图案化布局设计。
对准多重图案布局设计

[发明专利]双重图形光刻中对半导体器件设计布局的分解和标记-CN201110242092.0有效
发明人： 徐金厂;杨稳儒;赵孝蜀;郑仪侃;鲁立忠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-08-22 - 公布日： 2012-08-15 - 主分类号： G03F7/14 文献下载
摘要：本发明公开了一种双重图形光刻中对半导体器件设计布局的分解和标记，具体地，为了评估半导体器件水平面的设计布局，并且为了确定和指示将要通过由分解设计布局所得到的不同光掩模形成的设计布局的不同部件，提供了系统和方法。通过标记指示的部件将各种器件部件与多个光掩模相关联，根据该标记，将利用双重图形光刻(DPL)技术在半导体器件水平面上形成或者制成该多个光掩模。在器件水平面完成标记，并且该标记包含在电子文件上，该电子文件由设计室提供给光掩模制造厂。当标识和标记各种器件部件时，除了被分解的设计布局的覆盖因素和临界尺寸因素，还要考虑各种其他器件原则、设计规则、工艺原则及其相互关系，以及器件环境和其他器件层。
双重图形光刻半导体器件设计布局分解标记

[发明专利]划分图案布局的方法、装置与系统-CN200710129409.3有效
发明人：许照荣;徐金厂;高蔡胜;林本坚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2007-07-10 - 公布日： 2008-08-13 - 主分类号： G06F17/50 文献下载
摘要：本发明是有关于一种划分图案布局的方法，包括：提供图案布局，其中此图案布局具有多个特征；检查图案布局以判定需划分的特征；以第一颜色与第二颜色对需划分的特征进行着色步骤；藉由分解具有图案冲突的特征以及将此分解特征涂上第一颜色与第二颜色，来解决多个着色冲突；以及以涂上第一颜色的特征来形成第一光罩以及以涂上第二颜色的特征来形成第二光罩。本发明可以有效且高效率地划分全晶片图案布局，可以使独立的布局达到近似的图案密度，还可以将现行曝光机台扩展来印刷下一世代设计图案，更可藉由将这些图案划分成独立的布局来增加每一独立布局的间距。
划分图案布局方法装置系统

1
2
下一页»
尾页
共 18 条