“张大铉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]制造三维半导体器件的方法-CN201810445608.3有效
发明人：权容贤;张大铉 -专利权人：三星电子株式会社
申请日： 2018-05-10 - 公布日： 2023-09-15 - 主分类号： H01L21/822 文献下载
摘要：一种制造三维半导体器件的方法，所述方法包括：在包括图案区和与图案区相邻的缓冲区的下层上堆叠第一硬掩模层和第二硬掩模层，第一硬掩模层和第二硬掩模层分别用于形成第一硬掩模图案和第二硬掩模图案；图案化所述第二硬掩模层以形成所述第二硬掩模图案，所述第二硬掩模图案包括所述图案区上的多个第一掩模孔和所述缓冲区上的至少一个凹部，所述多个第一掩模孔暴露所述第一硬掩模层；以及使用所述第二硬掩模图案作为蚀刻掩模来蚀刻所述第一硬掩模层，以形成所述第一硬掩模图案。
制造三维半导体器件方法

[发明专利]制造半导体器件的方法-CN201710605596.1有效
发明人：郑承宰;尹祥准;权容贤;张大铉;金荷那 -专利权人：三星电子株式会社
申请日： 2017-07-24 - 公布日： 2022-02-08 - 主分类号： H01L27/11517 文献下载
摘要：半导体器件的制造方法包括在衬底上交替地堆叠模制绝缘层和牺牲层；形成穿过所述模制绝缘层和所述牺牲层的沟道孔，并使得在所述衬底中形成凹进区域；以下述方式清洁凹进区域的表面：在沟道孔的上部区域中形成第一保护层和对沟道孔的下部的凹进区域执行各向异性干蚀刻工艺的过程在原位交替地重复一次或多次；以及在衬底的凹进区域上形成外延层。
制造半导体器件方法

[发明专利]具有字线分隔层的半导体装置-CN202010951488.1在审
发明人：鲁知艺;林珍洙;张大铉;千志成;洪祥准 -专利权人：三星电子株式会社
申请日： 2020-09-11 - 公布日： 2021-07-09 - 主分类号： H01L27/11563 文献下载
摘要：提供了一种半导体装置。所述半导体装置包括：外围电路结构，设置在基底上；下堆叠件和上堆叠件，下堆叠件设置在外围电路结构上，上堆叠件设置在下堆叠件上，下堆叠件包括多个下绝缘层和与所述多个下绝缘层交替地堆叠的多条下字线；多个沟道结构，在单元阵列区中延伸穿过下堆叠件和上堆叠件；一对分隔绝缘层，竖直地延伸穿过下堆叠件和上堆叠件并且在水平方向上延伸，所述一对分隔绝缘层在竖直方向上彼此间隔开；以及字线分隔层，设置在下堆叠件的上部处并且当在平面图中观看时与所述一对分隔绝缘层交叉，字线分隔层竖直地延伸穿过所述多条下字线中的至少一条下字线。
具有字线分隔层半导体装置

[发明专利]三维半导体存储器件-CN202010939717.8在审
发明人：李承桓;李洙衡;林周永;张大铉;丁相勋 -专利权人：三星电子株式会社
申请日： 2020-09-09 - 公布日： 2021-03-26 - 主分类号： H01L27/11563 文献下载
摘要：公开了一种三维半导体存储器件，其包括：交替地堆叠在基板上的栅极间电介质层和电极层；穿透栅极间电介质层和电极层并且延伸到基板中的垂直半导体图案；在垂直半导体图案与电极层之间的阻挡电介质图案；隧道电介质层，在阻挡电介质图案与垂直半导体图案之间并且与栅极间电介质层接触；以及在阻挡电介质图案与隧道电介质层之间的第一电荷存储图案。第一电荷存储图案中的一个与阻挡电介质图案中的一个的顶表面和底表面接触。
三维半导体存储器件

[发明专利]半导体装置-CN202010986152.9在审
发明人：姜书求;张大铉;沈在龙;安钟善;韩智勋 -专利权人：三星电子株式会社
申请日： 2020-09-18 - 公布日： 2021-03-26 - 主分类号： H01L27/11524 文献下载
摘要：一种半导体装置，包括：外围电路区，其包括第一衬底和第一衬底上的电路元件；以及存储器单元区，其包括：第二衬底，其位于第一衬底的上部分上；栅电极，其彼此间隔开并竖直地堆叠在第二衬底上；沟道结构，其穿过栅电极竖直地延伸到第二衬底；第一分离区，其穿透沟道结构之间的栅电极并在一个方向上延伸；以及第二分离区，其竖直地延伸以从上方穿透第二衬底并具有由于宽度的改变而导致的弯曲部分。
半导体装置

[发明专利]三维半导体存储器装置及其制造方法、集成电路装置-CN201910834101.1在审
发明人：安圣洙;孙龙勋;金民爀;闵在豪;张大铉 -专利权人：三星电子株式会社
申请日： 2019-09-04 - 公布日： 2020-03-10 - 主分类号： H01L27/11524 文献下载
摘要：提供了集成电路装置及其形成方法。装置可包括：衬底，其包括单元区域和延伸区域；以及导电层，其在竖直方向上堆叠在单元区域上。导电层可延伸到延伸区域上并且可在延伸区域上具有阶梯结构。装置还可包括：竖直结构，其位于衬底上。每个竖直结构可在竖直方向上延伸，并且竖直结构可包括在单元区域上的第一竖直结构和在延伸区域上的第二竖直结构。第一竖直结构可延伸穿过导电层并且可包括第一沟道层，第二竖直结构可处于阶梯结构中并且可包括第二沟道层，并且第二沟道层可在竖直方向上与衬底间隔开。
三维半导体存储器装置及其制造方法集成电路

[发明专利]制造三维半导体存储器件的方法-CN201910159325.7在审
发明人：刘韩根;张大铉 -专利权人：三星电子株式会社
申请日： 2019-03-04 - 公布日： 2019-09-24 - 主分类号： H01L27/1157 文献下载
摘要：提供了制造三维半导体存储器件的方法。一种方法可以包括：在衬底上形成模结构，该膜结构包括沟道区域和在沟道区域之间的非沟道区域；以及在模结构上形成多层掩模层，该多层掩模层包括顺序地堆叠的第一掩模层、蚀刻停止层和第二掩模层。该多层掩模层可以包括暴露沟道区域中的模结构的掩模孔、暴露非沟道区域中的第一掩模层的虚设掩模孔、以及覆盖由掩模孔和虚设掩模孔暴露的第二掩模层的侧壁的缓冲间隔物。该方法可以包括使用该多层掩模层作为蚀刻掩模来蚀刻模结构以在沟道区域中形成沟道孔。
沟道区域多层掩模掩模层掩模孔模结构三维半导体存储器暴露虚设蚀刻停止层缓冲间隔蚀刻掩模膜结构蚀刻模侧壁衬底堆叠沟道制造覆盖

[发明专利]护罩以及包括该护罩的衬底处理系统-CN201810908958.9在审
发明人：爱德华·宋;金爀;张大铉;赵诚一 -专利权人：三星电子株式会社
申请日： 2018-08-10 - 公布日： 2019-03-05 - 主分类号： H01J37/32 文献下载
摘要：提供了护罩以及包括该护罩的衬底处理系统。衬底处理系统可以包括处理室、支撑体以及等离子体源，所述等离子体源在竖直方向上与所述支撑体间隔开。所述衬底处理系统还可以包括护罩，所述护罩被构造为在其中容纳所述等离子体。所述护罩可以包括侧壁部以及第一凸缘部，所述第一凸缘部从所述侧壁部水平地延伸并且包括贯穿所述第一凸缘部的多个第一狭缝。所述第一凸缘部可以限定第一开口，并且所述支撑体的一部分延伸穿过所述第一开口。所述侧壁部可以包括多个第二狭缝，所述多个第二狭缝中的每一个可以贯穿所述侧壁部，并可以从所述多个第一狭缝之一朝向所述等离子体源延伸。
护罩衬底处理系统第一凸缘侧壁部狭缝等离子体源支撑体开口等离子体支撑体间隔延伸穿过贯穿延伸竖直容纳

[发明专利]垂直存储器件-CN201810641827.9在审
发明人：金爀;张大铉;郑丞弼;赵诚一 -专利权人：三星电子株式会社
申请日： 2018-06-21 - 公布日： 2018-12-28 - 主分类号： H01L27/11556 文献下载
摘要：提供了一种垂直存储器件及制造该器件的方法。垂直存储器件可以包括：堆叠在半导体衬底的单元区域中的多个栅电极层；划分所述多个栅电极层当中最上面的栅电极层的在第一方向上延伸的多个上隔离绝缘层；多个垂直孔，所述多个垂直孔布置为使任意两个相邻的垂直孔在整个单元区域中彼此具有均匀的距离，并且包括贯穿所述多个栅电极层并设置在所述多个上隔离绝缘层之间的多个沟道孔、以及贯穿所述多个上隔离绝缘层的多个第一支撑孔；设置在所述多个沟道孔中的多个沟道结构；以及设置在所述多个第一支撑孔中的多个第一支撑结构。
栅电极层垂直存储器隔离绝缘层垂直孔支撑孔沟道单元区域沟道结构整个单元支撑结构贯穿衬底堆叠半导体延伸制造

[发明专利]一种主板内藏型调谐器的自检方法及自检系统-CN201310535606.0在审
发明人： 张大铉;李伯麒;赵伟;齐涵;杨星 -专利权人：天津三星电子有限公司;三星电子株式会社
申请日： 2013-10-31 - 公布日： 2014-10-01 - 主分类号： H04N17/00 文献下载
摘要：本发明公开了一种主板内藏型调谐器的自检方法及自检系统，而提供一种有利于提高生产效率和检测准确性的主板内藏型调谐器的自检方法及系统。该方法包括：输出预设频率的射频信号；将射频信号转换成中频信号；将中频信号解码成复合视频广播信号；对复合视频广播信号进行解码，并从中读取调谐器工作参数数据；将调谐器工作参数数据与预设参数范围进行比较，若调谐器参数数据在预设参数范围内，则判断该调谐器正常工作；若调谐器参数数据未在预设参数范围内，则判断该调谐器未正常工作。流程简单，便于生产线调谐器单品的检查，提高了生产效率。由于不需要人为参与，排除了人为因素对检测结果的影响，检测的准确性高，有利于保障产品质量。
一种主板内藏调谐器自检方法系统

[发明专利]基片转移装置-CN201010513859.4无效
发明人： 张大铉;金八坤 -专利权人： FNS科技株式会社
申请日： 2008-06-19 - 公布日： 2011-06-29 - 主分类号： B65G49/05 文献下载
摘要：在此公开了一种基片转移装置，包括：用于以立式状态转移基片的基片转移单元；以及用于通过向在立式状态的基片的一侧喷射流体而产生的部分压力差所产生的引力保持基片立式状态的基片立式保持单元。根据本发明的基片转移装置能够在处理基片时完全暴露基片的一侧，同时通过基片立式保持单元保持基片的立式状态，从而改善了基片处理的均匀性并因此实现了高质量基片的生产。对于大尺寸基片来说，和以水平状态转移大尺寸基片时的情况相比，当以立式状态转移大尺寸基片时，降低了基片转移装置的安装面积。而且，降低了基片和处理溶液之间的反应时间，由此减少了基片处理时间，并且因此改进了生产率。
转移装置

[发明专利]三维半导体存储器器件及其制造方法-CN201010505766.7有效
发明人：金镇瑚;孙丙根;金汉洙;李源俊;张大铉 -专利权人：三星电子株式会社
申请日： 2010-09-29 - 公布日： 2011-04-27 - 主分类号： H01L21/8239 文献下载
摘要：本发明提供了一种三维半导体存储器器件及其制造方法。制造半导体存储器器件的方法包括：在衬底上，交替并重复地堆叠牺牲层和绝缘层；形成穿过所述牺牲层和所述绝缘层的有源图案；对所述绝缘层和所述牺牲层连续构图，以形成沟槽；去除所述沟槽中暴露的牺牲层以形成凹进区，暴露所述有源图案的侧壁；在所述衬底上形成信息储存层；在所述信息储存层上形成栅传导层，使得所述栅传导层填充所述凹进区并且限定所述沟槽中的空区，所述空区由所述栅传导层环绕；以及对所述栅传导层执行各向同性蚀刻工艺，以在所述凹进区中形成栅电极，使得所述栅电极彼此分开。
三维半导体存储器器件及其制造方法

[发明专利]制造发光二极管封装件的方法-CN200910152161.1无效
发明人：朴柾洙;李贞勋;崔爀仲;张大铉 -专利权人：首尔半导体株式会社
申请日： 2009-07-20 - 公布日： 2010-01-27 - 主分类号： H01L33/00 文献下载
摘要：本发明公开了一种具有改善的包封工艺的制造发光二极管(LED)封装件的方法。所述制造LED封装件的方法包括以下步骤：将树脂粉末与荧光体粉末混合，以制备粉状成型材料；将基底设置在模具的成型空间中，所述基底上安装有至少一个LED芯片；将粉状成型材料加热并挤压到模具的成型空间中。
制造发光二极管封装方法

[发明专利]基片转移装置-CN200810111463.X无效
发明人： 张大铉;金八坤 -专利权人： FNS科技株式会社
申请日： 2008-06-19 - 公布日： 2008-12-24 - 主分类号： H01L21/677 文献下载
摘要：在此公开了一种基片转移装置，包括基片转移单元和基片立式保持单元，所述基片转移单元用于在水平方向上以立式状态转移基片，所述基片立式保持单元置于所述基片转移单元上方，用于以不接触基片的方式保持基片的立式状态。根据本发明的基片转移装置能够在处理基片时完全暴露基片的一侧，同时通过基片立式保持单元保持基片的立式状态，从而改善了基片处理的均匀性并因此实现了高质量基片的生产。对于大尺寸基片来说，和以水平状态转移大尺寸基片时的情况相比，当以立式状态转移大尺寸基片时，降低了基片转移装置的安装面积。而且，降低了基片和处理溶液之间的反应时间，由此减少了基片处理时间，并且因此改进了生产率。
转移装置

[发明专利]使用自对准双构图方法形成焊盘图形的方法、使用其所形成的焊盘图形布局、以及使用自对准双构图方法形成接触孔的方法-CN200710088603.1有效
发明人：李芝英;张大铉 -专利权人：三星电子株式会社
申请日： 2007-03-16 - 公布日： 2008-04-09 - 主分类号： H01L21/00 文献下载
摘要：一种用于形成图形的自对准构图方法，包括：在衬底上形成第一层；在第一层上形成多个第一硬掩模图形；在第一硬掩模图形的顶表面和侧壁上形成牺牲层，由此在第一硬掩模图形的侧壁上形成牺牲层的各个面对部分之间的间隙；在该间隙中形成第二硬掩模图形；使用第二硬掩模图形作为掩模，蚀刻牺牲层，以露出第一硬掩模图形；使用所露出的第一硬掩模图形和第二硬掩模图形，露出第一层；以及使用第一和第二硬掩模图形蚀刻露出的第一层。
使用对准构图方法形成图形布局以及接触

1
共 15 条