“何俊蕾”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果26个，建议您升级VIP下载更多相关专利

[发明专利]氮化镓双向开关器件-CN202310829685.X在审
发明人： 何俊蕾;林志东;林育赐;刘成;徐宁;房育涛;叶念慈 -专利权人：湖南三安半导体有限责任公司
申请日： 2021-09-30 - 公布日： 2023-10-20 - 主分类号： H01L29/423 文献下载
摘要：一种氮化镓双向开关器件，包括基底，包括有源区和终端区；基底包括：衬底、外延层；外延层包括叠设的第一半导体叠层和第二半导体层，两者之间具有二维电子气；第一电极和第二电极，间隔设置在第二半导体层的表面上；两个栅极，间隔设置在第一电极和第二电极之间；第一级场板介质层，设置在第二半导体层上；两个第一级场板金属，设置在场板介质层上，间隔设置于两个栅极之间，两个第一场板金属中，靠近一个栅极的一个第一级场板金属到对应的栅极的距离与靠近另一个栅极的另一第一级场板金属到对应的栅极的距离相等；两个第一级场板金属沿栅极的延伸方向从有源区延伸至终端区，并在终端区通过第一互连金属进行连接。该器件能够提高器件耐压。
氮化双向开关器件

[发明专利]具有缓冲结构的驱动电路以及集成电路-CN202011264799.7有效
发明人：叶念慈;刘洋;刘成;何俊蕾;许亚坡;洪燕东 -专利权人：湖南三安半导体有限责任公司
申请日： 2020-11-12 - 公布日： 2023-09-01 - 主分类号： H03K17/687 文献下载
摘要：本申请提供一种具有缓冲结构的驱动电路以及集成电路，包括缓冲结构、第一晶体管、第二晶体管、第三晶体管、第一反相器和第二反相器，其中，第一反相器的输出端通过第二反相器后连接至第一晶体管，第一反相器的输出端连接至第二晶体管，第一反相器的输出端通过缓冲结构后连接至第三晶体管。如此，在原有电路基础上加入了第三晶体管和缓冲结构，利用缓冲结构提供延时，以缓解原有电路中第一晶体管和第二晶体管之间存在的延时，以避免在输入信号电平变化时，存在的第一晶体管、第二晶体管同时导通的问题。
具有缓冲结构驱动电路以及集成电路

[发明专利]一种氮化镓增强型器件及其制备方法-CN202111001242.9有效
发明人： 何俊蕾;林科闯;刘成;林育赐;叶念慈;徐宁 -专利权人：湖南三安半导体有限责任公司
申请日： 2021-08-30 - 公布日： 2023-07-28 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种氮化镓增强型器件及其制备方法，衬底、GaN缓冲层、AlGaN势垒层、过渡层和P‑GaN栅为自下而上依次层叠，栅极设置在P‑GaN栅上，源极和漏极形成于AlGaN势垒层上，过渡层位于源极和漏极之间，过渡层的Mg掺杂浓度小于P‑GaN栅的Mg掺杂浓度；过渡层具有被P‑GaN栅覆盖的第一区域和未被P‑GaN栅覆盖的第二区域，第一区域的空穴浓度大于第二区域的空穴浓度；P‑GaN栅具有自下而上依次层叠的第一P型层和第二P型层，第一P型层的空穴浓度大于或等于第二P型层的空穴浓度。本发明避免在外延生长中Mg扩散及刻蚀P‑GaN栅的损伤，实现低导通电阻、高可靠性的GaN增强型功率器件。
一种氮化增强器件及其制备方法

[发明专利]氮化镓双向开关器件及其制备方法-CN202111160681.4有效
发明人： 何俊蕾;林志东;林育赐;刘成;徐宁;房育涛;叶念慈 -专利权人：湖南三安半导体有限责任公司
申请日： 2021-09-30 - 公布日： 2023-07-28 - 主分类号： H01L29/423 文献下载
摘要：一种氮化镓双向开关器件及其制备方法，涉及半导体器件领域。器件包括衬底、缓冲层、沟道层、势垒层和间隔设于有源区内势垒层上的第一电极和第二电极；还包括在第一电极和第二电极之间且间隔的两栅极、位于势垒层上且将第一电极、第二电极、两栅极隔离的第一级场板介质层；第一级场板介质层在有源区之外且自远离衬底的一面设有第一凹槽，第一凹槽自第一级场板介质层延伸至衬底内，氮化镓双向开关器件还包括通过第一互连金属连接的两第一级场板金属，部分第一互连金属填充于第一凹槽内，且第一凹槽内的第一互连金属与第一凹槽的侧壁之间设有第一绝缘层。该器件能够降低器件的体积，提高器件耐压。
氮化双向开关器件及其制备方法

[发明专利]功率器件外延结构的制备方法及功率器件外延结构-CN202010149236.7有效
发明人： 何俊蕾;刘成;赵杰;林育赐;郭德霄;徐宁;叶念慈 -专利权人：湖南三安半导体有限责任公司
申请日： 2020-03-05 - 公布日： 2023-06-16 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种功率器件外延结构的制备方法及功率器件外延结构，属于氮化物功率器件技术领域。半导体外延结构包括：衬底及依次形成于衬底上的缓冲层、沟道层、势垒层、P型氮化物层、刻蚀终止层以及牺牲层，其中，刻蚀终止层为铝镓氮化合物材料。功率器件外延结构的制备方法包括：制作半导体外延结构；对半导体外延结构进行高温退火；刻蚀牺牲层，以形成表面平整的功率器件外延结构。该功率器件外延结构使P型氮化物层能够通过高温退火获得较高空穴浓度的同时具有平整的表面，进而提升金属与P型氮化物之间的电学特性及均匀性，以用于制备增强型HEMT。
功率器件外延结构制备方法

[发明专利]一种在衬底上外延石墨烯的方法及制备的石墨烯外延片-CN202310139907.5在审
发明人：喻奥;杨冰;石灿;何俊蕾;郭冉琪 -专利权人：湖北九峰山实验室
申请日： 2023-02-20 - 公布日： 2023-06-02 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种在衬底上外延石墨烯的方法及石墨烯外延片，属于半导体器件技术领域。该方法包括以下步骤：预处理衬底，该衬底为多晶碳化硅或多晶硅衬底；在衬底上沉积氧化物薄膜得到复合衬底；在该复合衬底上沉积CuxNi1‑x合金薄膜，经退火后得到S‑CuxNi1‑x薄膜，其中0＜x＜1；在该S‑CuxNi1‑x薄膜表面及S‑CuxNi1‑x薄膜与复合衬底的界面处生长石墨烯，然后除去S‑CuxNi1‑x薄膜表面的石墨烯层；最后移除S‑CuxNi1‑x薄膜，得到石墨烯外延片。该方法能够避免在多晶碳化硅或多晶硅衬底上外延石墨烯时衬底中晶界导致的石墨烯的质量问题，以及石墨烯转移过程中引起的污染、破损和皱折问题。
一种衬底外延石墨方法制备

[发明专利]一种氮化镓器件可靠性测试装置及测试方法-CN202110180716.4有效
发明人：许亚坡;林志东;徐宁;洪燕东;刘成;何俊蕾;叶念慈 -专利权人：厦门市三安集成电路有限公司
申请日： 2021-02-08 - 公布日： 2022-08-23 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种氮化镓器件可靠性测试装置及测试方法，所述装置包括负载电阻、负载电容、第一半导体开关器件，负载电阻的一端连接至直流电源，负载电阻的另一端连接至第一半导体开关器件的漏极，第一半导体开关器件的源极分别连接至待测氮化镓器件的漏极、负载电容的一端，所述负载电容的另一端连接至直流电源，待测氮化镓器件的源极接地；第一半导体开关器件的栅极连接至第一脉冲发生器，待测氮化镓器件的栅极连接至第二脉冲发生器。采用本发明的装置及测试方法不仅大大降低系统测试功耗，而且可以单独宽范围加速测试，满足氮化镓器件的低功耗、高灵活性、多维度、大批量测试需求。
一种氮化器件可靠性测试装置方法

[发明专利]一种增强型与耗尽型HEMT器件的集成芯片及制备方法-CN202011526269.5有效
发明人：刘成;田野;何俊蕾;赵杰;郭德霄;叶念慈 -专利权人：厦门市三安集成电路有限公司
申请日： 2020-12-22 - 公布日： 2022-08-16 - 主分类号： H01L27/085 文献下载
摘要：本发明涉及一种增强型与耗尽型HEMT器件的集成芯片及制备方法，利用介质层的应力对器件阈值电压的影响与器件栅极线宽的相关性，对P型氮化物栅极层下方的势垒层应力进行调控，改变其极化电场强度，最终实现P型氮化物栅增强型和耗尽型HEMT器件的单片集成。在制备耗尽型半导体器件时，无需刻蚀栅金属下方的P型氮化物层，栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关电流比，降低功耗；本发明制备的增强型半导体器件，与常规P型氮化物栅增强型HEMT相比，P型氮化物栅极层下方的势垒层极化电场强度减弱，异质结界面极化电荷面密度减少，增强型半导体器件的阈值电压得到进一步提升。
一种增强耗尽 hemt 器件集成芯片制备方法

[发明专利]一种增强型与耗尽型HEMT集成器件及制备方法-CN202011529687.X有效
发明人：蔡文必;田野;刘成;何俊蕾;赵杰;郭德霄;叶念慈 -专利权人：厦门市三安集成电路有限公司
申请日： 2020-12-22 - 公布日： 2022-08-16 - 主分类号： H01L27/085 文献下载
摘要：本发明涉及一种增强型与耗尽型HEMT集成器件及制备方法，通过在P型氮化物栅极层上沉积不同应力的介质，对P型氮化物栅极层下方的势垒层应力进行调控，改变其极化电场强度，最终实现P型氮化物栅增强型和耗尽型HEMT器件的单片集成。在制备耗尽型半导体器件时，无需刻蚀栅金属下方的P型氮化物层，栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关电流比，降低功耗；本发明制备的增强型半导体器件，与常规P型氮化物栅增强型HEMT相比，P型氮化物栅极层下方的势垒层极化电场强度减弱，异质结界面极化电荷面密度减少，增强型半导体器件的阈值电压得到进一步提升。
一种增强耗尽 hemt 集成器件制备方法

[发明专利]用于Ⅲ-Ⅴ族氮化物器件的表面钝化结构及其器件-CN202011302202.3有效
发明人：郭德霄;林志东;何俊蕾;王立阁;汪晓媛;赵杰;刘成;叶念慈 -专利权人：厦门市三安集成电路有限公司
申请日： 2020-11-19 - 公布日： 2022-08-02 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种用于Ⅲ‑Ⅴ族氮化物器件的表面钝化结构及其器件，包括位于Ⅲ‑Ⅴ族氮化物基底上的Al1‑xScxN层和AlySc2‑yO3层，Al1‑xScxN层和AlySc2‑yO3层由下至上依次层叠设置，其中，Al1‑xScxN层的厚度为0.5~10nm，0＜x≤1；AlySc2‑yO3层的厚度为1~20nm，0≤y＜2，Al1‑xScxN层的厚度≤AlySc2‑yO3层的厚度。本发明可以进一步降低界面态的产生，降低器件出现电流崩塌的风险，提高器件可靠性。
用于氮化物器件表面钝化结构及其

[发明专利]基于VDC的路由配置方法、装置、设备及可读存储介质-CN201811546880.7有效
发明人：沈世元;袁俊;蒋天超;何俊蕾;张丹丹 -专利权人：中兴通讯股份有限公司
申请日： 2018-12-17 - 公布日： 2022-08-02 - 主分类号： H04L45/74 文献下载
摘要：本发明公开一种基于VDC的路由配置方法、装置、设备及可读存储介质，所述方法包括：在运营管理界面通过虚拟平台创建公网及虚拟路由，将待联通的子网加入到虚拟路由中；通过虚拟平台的NAT插件获取公网策略，并自动登录网关设备，将公网策略下发至所述网关设备；通过NAT插件获取在运营界面配置的专网路由信息，基于所述专网路由信息生成专网路由策略，将所述专网策略下发至所述网关设备；将所述公网策略及所述专网策略发送至SDN控制器，基于所述公网策略及所述专网策略通过SDN控制器下发路由流表至所述网关设备，以供网关设备根据所述路由流表选择路由线路进入公网或者专网。本方案无需人工登录到网关设备上去配置，且配置流程简单，方便统一维护。
基于 vdc 路由配置方法装置设备可读存储介质

[发明专利]密封环结构及其制备方法-CN202011581439.X有效
发明人：林科闯;徐宁;刘成;何俊蕾;林育赐;赵杰;叶念慈 -专利权人：厦门市三安集成电路有限公司
申请日： 2020-12-28 - 公布日： 2022-05-10 - 主分类号： H01L27/02 文献下载
摘要：一种密封环结构及其制备方法，涉及集成电路技术领域。该密封环结构包括通过半导体外延层制作的增强型高电子迁移率晶体管、二极管组和电阻，增强型高电子迁移率晶体管用于环设于半导体器件的器件区外周，二极管组和电阻用于设于器件区外周；二极管组的阳极用于与半导体器件的第一电极金属连接、阴极与电阻的第一金属端金属连接，电阻的第二金属端用于金属连接半导体器件的第二电极；增强型高电子迁移率晶体管的栅极与二极管组的阴极金属连接、漏极用于与第一电极金属连接、源极用于与半导体器件的第二电极金属连接。该密封环结构能够利用密封环区域实现静电保护功能，从而节省器件的面积。
密封结构及其制备方法

[实用新型]一种晶圆结构-CN202023060772.4有效
发明人：林科闯;何俊蕾;刘成;郭德霄;汪晓媛;梁玉玉;叶念慈;房育涛;许亚坡 -专利权人：厦门市三安集成电路有限公司
申请日： 2020-12-17 - 公布日： 2021-11-09 - 主分类号： H01L29/778 文献下载
摘要：本实用新型公开了一种晶圆结构，它包括衬底、生长在衬底上的氮化镓基外延结构、基于氮化镓基外延结构制备的具有横向沟道的器件和纵向沟道的器件，横向沟道器件和纵向沟道器件的栅长方向分别平行于氮化镓晶体晶系的两个等效晶向，横向沟道器件的栅长方向垂直纵向沟道器件的栅长方向。它具有如下优点：保持横向与纵向布局器件电学特性的一致性。
一种结构

[实用新型]一种具有短路保护的氮化镓晶体管半桥电路-CN202022744703.9有效
发明人：叶念慈;刘洋;刘成;何俊蕾 -专利权人：厦门市三安集成电路有限公司
申请日： 2020-11-24 - 公布日： 2021-10-01 - 主分类号： H02H7/12 文献下载
摘要：本实用新型提供了一种具有短路保护的氮化镓晶体管半桥电路，包括设置在半桥电路的功率回路中的电感L，以及监测模块，以及与监测模块的输出端连接的短路保护控制模块的一输入端、第一软关断模块；短路保护控制模块的输出端连接第一栅极驱动模块的输入端；第一栅极驱动模块的输出端和第一软关断模块的输出端分别连接至氮化镓晶体管的栅极；电感L两端的电压大于参考电压时，监测模块分别向短路保护模块、第一软关断模块发出短路触发信号，以使得短路保护模块控制第一栅极驱动模块关断栅极驱动信号，第一软关断模块将氮化镓晶体管的栅极电压拉低。上述的具有短路保护的氮化镓晶体管半桥电路，可以快速的保护氮化镓器件免受过流击穿故障。
一种具有短路保护氮化晶体管电路

[实用新型]一种半导体器件整合封装结构-CN202120332509.1有效
发明人：林育赐;蔡文必;徐宁;赵杰;何俊蕾;刘成;叶念慈 -专利权人：厦门市三安集成电路有限公司
申请日： 2021-02-05 - 公布日： 2021-09-21 - 主分类号： H01L25/07 文献下载
摘要：本实用新型公开了一种半导体器件整合封装结构，包括基板、GaN基功率场效应晶体管和至少一反向续流二极管，GaN基功率场效应晶体管的衬底焊接到封装基板上，反向续流二极管的阳极焊接到GaN基功率场效应晶体管的源极上，反向续流二极管的阴极通过金属引线与GaN基功率场效应晶体管的漏极相连，金属引线分别引出合封结构的栅极、源极以及漏极。本实用新型不但可以维持较小的芯片面积，简化芯片制备流程，而且还可以集成更多的元器件。
一种半导体器件整合封装结构

1
2
下一页»
尾页
共 26 条