“H03K5/13”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果818个，建议您升级VIP下载更多相关专利

[实用新型]梳状谱信号发生器及SRD脉冲发生器-CN202021664943.1有效
发明人：秦明英;柴进;洪青宇;李楚军 -专利权人：湖南雷远电子科技有限公司
申请日： 2020-08-12 - 公布日： 2021-03-23 - 主分类号： H03K5/135 文献下载
摘要：针对传统梳状谱电路中由于驱动放大器输出功率选取不合适导致的频谱转换效率低或相位噪声差的问题，本实用新型提出了一种梳状谱信号发生器及SRD脉冲发生器。本实用新型对梳状谱信号发生器中的SRD脉冲发生器进行改进，在SRD脉冲发生器中的阶跃恢复二极管SRD与输出端隔直电容之间串接一定长度的传输导线作为调谐网络。本实用新型能以较高的效率产生所期望的谐波频率点，且相位噪声较传统方案更加优良，直流功耗也明显低于传统梳状谱信号发生器。
梳状谱信号发生器 srd 脉冲发生器

[发明专利]时钟切换电路及方法-CN202010922228.1在审
发明人： J·马塔隆 -专利权人：半导体元件工业有限责任公司
申请日： 2020-09-04 - 公布日： 2021-03-16 - 主分类号： H03K5/135 文献下载
摘要：本发明题为“时钟切换电路及方法”。公开了用于在内部时钟和外部时钟之间切换而不引起该切换的时钟信号中的中断或伪像的电路和方法。为了实现这一点，该内部时钟信号在切换之前与该外部时钟信号同步。可以使用两种可能的时钟同步方法来完成该同步：第一方法和第二方法，该第一方法被动地等待该时钟随时间同步，该第二方法调节该内部时钟信号的周期以主动地同步该时钟。选择使用的该方法需要最少的时钟周期达到同步，这由该两个时钟频率之间的频率差决定。在时钟同步之后，在该时钟信号之间切换之前和之后，该输出时钟信号频谱将基本上相同，因此适合与扩频时钟一起使用。
时钟切换电路方法

[发明专利]一种可校准的延时单元电路及集成电路-CN202011540440.8在审
发明人：徐明揆;王小光;唐维强;刘梦;吴彤彤 -专利权人：深圳市芯天下技术有限公司
申请日： 2020-12-23 - 公布日： 2021-03-12 - 主分类号： H03K5/13 文献下载
摘要：本发明公开了一种可校准的延时单元电路及集成电路，延时单元电路包括互相连接的延时单元和振荡器模块，在正常模式下，输入信号IN经过延时单元后形成输出信号OUT输出；在校准模式下，输入信号IN经过振荡器模块转换成振荡器的时钟周期输出信号OSC输出；通过增加延时时间的调整，并将延时时间变成振荡器的振荡周期，振荡器输出的时钟经降频后输出到外部以供校准，不但降低了测试平台要求，还极大地提高了测试精度。
一种校准延时单元电路集成电路

[发明专利]一种基于选择网络的片上时延线-CN201910448354.5有效
发明人：徐志伟;厉敏;李娜雨;王绍刚;张梓江;高会言;宋春毅 -专利权人：浙江大学
申请日： 2019-05-28 - 公布日： 2021-03-05 - 主分类号： H03K5/134 文献下载
摘要：本发明提供一种基于选择网络的片上时延线，包括单端片上时延线和其对应的单端时延选择网络、差分片上时延线和其对应的差分时延选择网络。本发明能通过电信号进行控制，对输入射频信号造成特定的时间延迟，可以实现片上2GHz～20GHz范围内最大1ns左右的时延。
一种基于选择网络片上时延线

[发明专利]一种基于FPGA与延时芯片的高精度组合延时系统与方法-CN202011099978.X在审
发明人：刘震;张敏娟;王志斌;姚鑫凯;李春阳;苗宛茹 -专利权人：中北大学
申请日： 2020-10-15 - 公布日： 2021-03-02 - 主分类号： H03K5/135 文献下载
摘要：本发明属于高精度延时技术领域，具体涉及一种基于FPGA与延时芯片的高精度延时系统及方法，包括外触发输入模块、FPGA模块、低抖动时钟模块、细延时产生模块、超窄脉宽信号产生模块，所述外触发输入模块与FPGA模块的I/O端口连接，所述FPGA模块连接有低抖动时钟模块，所述低抖动时钟模块U3为FPGA模块提供低抖动时钟信号，所述FPGA模块连接有细延时产生模块，所述细延时产生模块连接在超窄脉宽信号产生模块上。本发明通过FPGA模块计数实现粗延时，延时范围大；本发明的细延时产生模块通过专用延时芯片可以实现细延时，延时分辨率高，可以达到5ps～5.115ns的延时范围；本发明采用低抖动时钟模块产生低抖动时钟信号，为FPGA提高低抖动高质量的参考时钟信号。本发明用于信号的延时。
一种基于 fpga 延时芯片高精度组合系统方法

[发明专利]串扰消除电路、发送装置及收发系统-CN202010836099.4在审
发明人：藤田悠介;三浦贤;饭塚哲也;高桥奈悟;中里德彦 -专利权人：哉英电子股份有限公司
申请日： 2020-08-19 - 公布日： 2021-02-26 - 主分类号： H03K5/134 文献下载
摘要：本发明提供串扰消除电路、发送装置及收发系统。XTC电路(10)具有延迟电路(12ab、12cb)、微分信号生成电路(13ab、13cb)和振幅调整相加电路(14b)。由延迟电路(12ab)对作为一个入侵信号的信号(Da)施加延迟后输入到微分信号生成电路(13ab)，由微分信号生成电路(13ab)生成具有信号(Da)的微分波形的微分信号。在振幅调整相加电路(14b)中，对由微分信号生成电路(13ab)生成的微分信号的振幅进行调整而作为电流信号，将该振幅调整后的微分信号与信号(Db)进行电流相加。
消除电路发送装置收发系统

[发明专利]I2C控制器时钟线的时钟调控电路及控制方法-CN202011382020.1在审
发明人：詹植铜;何再生 -专利权人：珠海市一微半导体有限公司
申请日： 2020-12-01 - 公布日： 2021-02-12 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种I2C控制器时钟线的时钟调控电路及控制方法，该调控电路包括第一分频模块、第二分频模块、第一比较器、第二比较器和时钟生成模块，所述第一分频模块通过第一比较器与时钟生成模块相连，所述第二分频模块通过第二比较器与时钟生成模块相连；所述时钟生成模块用于根据接收高脉冲信号和低脉冲信号来调整的I2C控制器时钟线的时钟的频率。该调控电路通过接收的高电平比较系数和低电平比较系数生成相应的脉冲信号来有效控制时钟线的频率，结构简单，提高I2C控制器的使用范围。
i2c 控制器时钟调控电路控制方法

[发明专利]一种适用于1-28Gbps SerDes的宽速率高线性度相位插值器-CN202011090340.X在审
发明人：吕方旭;郭凯乐;王和明;冯刚;赖明澈;庞征斌;武宇轩;吴苗苗;刘涛;陆德超 -专利权人：中国人民解放军空军工程大学
申请日： 2020-10-13 - 公布日： 2021-02-05 - 主分类号： H03K5/13 文献下载
摘要：一种适用于1‑28Gbps SerDes的宽速率高线性度相位插值器，包括设置于输入端以增强时钟信号驱动能力的缓冲器，其特征在于，在所述缓冲器的输出端设置并联的数字控制电容阵列，构成低通滤波器，将所述缓冲器的主极点频率控制在输入信号的频率点上，进而保证输入频率单一，本发明还提供了基于所述相位插值器的时钟数据恢复电路。与现有技术相比，本发明通过对缓冲器进行戴维宁等效，精确计算出不同频点对应的电容值，并在电路中实现，使得在输入数据信号在1‑28Gb/s范围内，输出时钟相位与输入控制码之间的线性度呈近似直线关系，有效减小了时钟数据恢复电路的确定性抖动。
一种适用于 28 gbps serdes 速率线性相位插值器

[实用新型]一种音频扫频信号发生器-CN202021402362.0有效
发明人：尹保良 -专利权人：惠州市业松科技有限公司
申请日： 2020-07-16 - 公布日： 2021-02-02 - 主分类号： H03K5/13 文献下载
摘要：本实用新型公开了一种音频扫频信号发生器，包括开关、发生器本体、按钮和显示屏，所述发生器本体底端的两侧均安装有防护结构，所述发生器本体顶端的中间位置处安装有提拿结构，所述固定座安装于发生器本体外壁一侧的底端，所述固定座的顶端安装有旋转杆，所述误触结构内部的一侧安装有开关，所述发生器本体外壁另一侧的底端安装有按钮。本实用新型通过设置有误触结构，在使用发生器本体时，人们需要对发生器本体上按下开关进行操作，为了防止人们的操作失误，可以在不使用发生器本体时，将旋转杆上的误触盖体盖上，从而对开关进行防护，从而防止了人们对发生器本体误触的效果。
一种音频信号发生器

[发明专利]相位与频率控制电路和包括其的系统-CN201610408934.8有效
发明人：郑仁和 -专利权人：爱思开海力士有限公司
申请日： 2016-06-12 - 公布日： 2021-01-26 - 主分类号： H03K5/135 文献下载
摘要：本发明可以提供一种相位与频率控制电路。相位与频率控制电路可以包括分频电路，分频电路被配置成通过对输入信号进行分频来产生多个分频信号。相位与频率控制电路可以包括时序控制电路，时序控制电路被配置成根据相位控制码和采样参考信号对多个分频信号进行采样来产生多个时序控制信号。
相位频率控制电路包括系统

[发明专利]亚时钟电流脉冲生成器-CN202010592599.8在审
发明人： M·扎姆普罗戈诺;A·塔杰法 -专利权人：意法半导体股份有限公司
申请日： 2020-06-24 - 公布日： 2021-01-15 - 主分类号： H03K5/135 文献下载
摘要：本公开的实施例涉及亚时钟电流脉冲生成器。延迟锁定环路包括控制环路，其接收参考和反馈时钟信号，并根据该参考和反馈时钟信号来生成偏置电压。延迟链接收参考时钟信号，并生成参考时钟信号的N个连续延迟版本，其各自在延迟链的连续抽头处。第N延迟版本是反馈时钟信号。控制环路具有相位检测器，当反馈时钟信号的相位滞后于参考时钟信号的相位时，相位检测器断言上信号，而当反馈时钟信号的相位超前于参考时钟信号的相位时，相位检测器断言下信号。数字滤波块将参考时钟信号周期期间的上信号的断言的数目与下信号的断言的数目相比较，并据此断言上或下命令信号。偏置电压生成电路接收上和下命令信号，并据此生成偏置电压。
时钟电流脉冲生成器

[发明专利]FPGA芯片内的时钟生成单元-CN202011024173.9在审
发明人：陈永;邬刚 -专利权人：杭州加速科技有限公司
申请日： 2020-09-25 - 公布日： 2021-01-08 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种FPGA芯片内的时钟生成单元。该时钟生成单元包括：输入选择器，其包括时钟使能端、输入选择器输入端和输入选择器输出端；查找表，其包括查找表输入端和查找表输出端，查找表被配置为：当查找表输入端为低电平时，查找表输出端输出高电平，当查找表输入端为高电平时，查找表输出端输出低电平；延时链，其包括延时链输入端和延时链输出端，延时链输出端相对于延时链输入端具有延时链延时DDC。本发明的FPGA芯片内的时钟生成单元利用FPGA芯片内的输入选择器、查找表和延时链，得到稳定的时钟输出。
fpga 芯片时钟生成单元

[发明专利]应用于多速率的高线性度的相位插值器及采用其的电路-CN202011114656.8在审
发明人：左什;赵建中;周玉梅 -专利权人：中国科学院微电子研究所
申请日： 2020-10-16 - 公布日： 2021-01-08 - 主分类号： H03K5/135 文献下载
摘要：一种相位插值器，包括电流可控的尾电流管、时钟边沿斜率与幅度控制单元和插值相位产生单元，其中，电流可控的尾电流管，用于产生随锁相环时钟频率变化趋势相同的电流并提供给所述时钟的边沿斜率与幅度控制单元；时钟边沿斜率与幅度控制单元，用于根据偏置电流值动态调整时钟信号的边沿斜率和幅度；插值相位产生单元，输入信号来源于所述时钟边沿斜率与幅度控制单元，用于产生并输出最终的插值相位。本发明提供了一种应用于多速率的高线性度的相位插值器，通过将低速时钟的陡峭时钟边沿转化得平缓，同时可将高速时钟的平缓时钟边沿转化得陡峭，从而实现多速率的高线性度的相位插值功能。
应用于速率线性相位插值器采用电路

[发明专利]集成电路、半导体装置-CN202010456984.X在审
发明人：荒木龙 -专利权人：富士电机株式会社
申请日： 2020-05-26 - 公布日： 2021-01-05 - 主分类号： H03K5/133 文献下载
摘要：本发明提供在抑制噪声的同时对开关元件进行开关的集成电路。该集成电路是对开关电路的第2开关元件进行开关的集成电路，该开关电路包含串联连接的电源侧的第1开关元件及接地侧的所述第2开关元件、与所述第1开关元件并联连接的第1回流二极管、及与所述第2开关元件并联连接的第2回流二极管，其中，该集成电路包含：检测电路，该检测电路检测出流过所述开关电路的负载的负载电流；及驱动电路，该驱动电路在驱动信号为一个逻辑电平时，根据所述负载电流的大小来控制对所述第2开关元件的栅极电容进行充电的电流的大小，在所述驱动信号为另一个逻辑电平时，使所述第2开关元件截止。
集成电路半导体装置

[发明专利]FPGA芯片内的频率可调的时钟生成单元-CN202011021876.6在审
发明人：陈永;邬刚 -专利权人：杭州加速科技有限公司
申请日： 2020-09-25 - 公布日： 2021-01-01 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种FPGA芯片内的频率可调的时钟生成单元。该时钟生成单元包括：输入选择器，其包括时钟使能端、输入选择器输入端和输入选择器输出端；查找表，其包括查找表输入端和查找表输出端；延时链，其包括延时链输入端和n个延时链输出端，每个延时链输出端相对于延时链输入端具有不同的延时；延时选择器，其包括延时选择端、n个延时选择器输入端以及延时选择器输出端，n个延时选择器输入端分别与n个延时链输出端连接。本发明的时钟生成单元利用输入选择器、查找表、延时链和延时选择器，得到稳定的频率可调的时钟信号。
fpga 芯片频率可调时钟生成单元