“H03K5/13”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果818个，建议您升级VIP下载更多相关专利

[实用新型]一种维持固定脉冲的时钟同步电路-CN201820047388.4有效
发明人：邹颖;丁国华;谭在超;罗寅 -专利权人：苏州锴威特半导体有限公司
申请日： 2018-01-11 - 公布日： 2018-09-11 - 主分类号： H03K5/135 文献下载
摘要：本实用新型涉及一种维持固定脉冲的时钟同步电路，包括外部时钟处理模块和振荡器模块，外部时钟处理模块包括施密特触发器、上升沿检测单元、外部时钟检测单元和第一RS触发器，施密特触发器、上升沿检测单元、外部时钟检测单元、第一RS触发器的输入端和输出端顺次连接，振荡器模块包括上升沿标识信号产生单元、下降沿标识信号产生单元和振荡信号产生单元，上升沿标识信号产生单元和下降沿标识信号产生单元的输出端连接振荡信号产生单元的输入端，上升沿标识信号产生单元的输入端和下降沿标识信号产生单元的输入端连接振荡信号产生单元的输出端。本电路保证时钟脉冲宽度不变，适用于开关电源电路。
标识信号产生单元外部时钟振荡信号产生单元上升沿输入端下降沿上升沿检测单元施密特触发器时钟同步电路振荡器模块处理模块固定脉冲输出端开关电源电路本实用新型输出端连接输入端连接时钟脉冲顺次连接检测电路保证

[发明专利]摆率自校准驱动电路、驱动器摆率校准电路及其校准方法-CN201511019634.2有效
发明人：敖海;左红建 -专利权人：苏州芯动科技有限公司
申请日： 2015-12-31 - 公布日： 2018-09-07 - 主分类号： H03K5/135 文献下载
摘要：本发明公开了一种摆率自校准驱动电路、驱动器摆率校准电路及其校准方法。驱动器输出信号的摆率由设定的起始电压和终止电压的差值以及两个振荡/延时模块的延时差决定，即驱动器输出信号的摆率能自适应地调整至目标摆率，有效克服了工艺、温度和电源变化给驱动器输出信号的摆率带来的偏差，使电子器件更加稳定，高效地工作。其中，振荡/延时模块除用于信号延迟外，还复用为环形振荡器，通过调节环形振荡器的输出频率对信号的延迟量进行精确校准，通过计数器调整开启的驱动器单元数量，进而调整驱动器的驱动强度，在驱动器输出信号上升/下降的过程中动态调整摆率，将其精确地调整至目标摆率，大幅提高了摆率校准的精度。
校准驱动电路驱动器及其方法

[实用新型]一体化时钟本振处理器-CN201820188709.2有效
发明人：尹哲;唐竹旺;刘丽娟 -专利权人：河北时光射频技术有限公司
申请日： 2018-02-05 - 公布日： 2018-09-04 - 主分类号： H03K5/135 文献下载
摘要：本实用新型涉及一种一体化时钟本振处理器，其属于加速器低电平微波技术领域，其包括第一功分器、第二功分器、分频器和混频器；输入信号INPUT接第一功分器的输入端，经所述第一功分器的输出端输出至少两路信号，所述第一功分器的一路输出信号经过分频器和第二功分器后输出至少两路信号，所述第一功分器的另一路信号输入混频器的一个输入端；所述第二功分器的一路输出信号作为时钟信号CLK，所述第二功分器的另一路输出信号输入所述混频器的另一个输入端，所述混频器的输出端接滤波器的输入端，所述滤波器的输出端输出本振信号LO；本实用新型抗干扰性能好、避免了抖动误差且大幅提升了幅度相位稳定性。
功分器混频器输入端输出信号输出端滤波器本实用新型两路信号分频器处理器本振输出微波技术领域时钟信号CLK 抗干扰性能本振信号抖动误差幅度相位一路信号一体化低电平加速器

[发明专利]一种数据时钟恢复电路及其相位插值器-CN201511022184.2有效
发明人：邰连梁;夏洪锋;徐希;任殿升;陶成;陈峰 -专利权人：龙迅半导体（合肥）股份有限公司
申请日： 2015-12-29 - 公布日： 2018-08-28 - 主分类号： H03K5/135 文献下载
摘要：本发明公开的数据时钟恢复电路及其相位插值器，通过编码电路根据并行时钟和采样时钟或多相位时钟组对数据控制信号进行两次采样，确定参考数据值；再根据控制单元输出的相位控制信号生成第一编码和第二编码；由多路复用器根据第二编码选择接收的N个相位时钟中的两个进行输出；由时钟混频器根据第一编码接收两个相位时钟进行加权模拟运算之后生成并输出的新相位时钟；再由差分转单端放大器将时钟混频器输出的小信号放大成全摆幅信号，供给控制单元去判断当前位置的时钟所采样的数据是否是最佳的采样数据，如果不是将进一步控制编码电路来改变相位插值器输出时钟的延迟位置，使时钟超前或者滞后，最终会形成一个时钟动态跟随数据的稳定状态。
一种数据时钟恢复电路及其相位插值器

[发明专利]一种相位插值器及其控制方法-CN201610305008.8有效
发明人：徐希;陈峰;夏洪锋;陶成;邰连梁;陈晓飞 -专利权人：龙迅半导体（合肥）股份有限公司
申请日： 2016-05-06 - 公布日： 2018-08-10 - 主分类号： H03K5/13 文献下载
摘要：本发明提供了一种相位插值器及其控制方法，相位插值器中的权重单元包括第一开关管、第二开关管、第三开关管、第四开关管、第一电流源、第二电流源和待机负载；当权重单元处于开启状态时，第三开关管和第四开关管导通，第一电流源和第二电流源通过第一开关管和第三开关管以及第二开关管和第四开关管输出电流；当权重单元处于关闭状态时，第三开关管和第四开关管断开，第一电流源通过第一开关管和第二开关管向待机负载提供电流。当权重单元处于关闭状态时，节点A、B、C具有靠近所述权重单元开启时的电压，因此，只需将这些节点的电压从该电压建立到正常的工作电压即可，从而可以减弱权重单元的切换瞬时效应，提高相位插值器的工作性能。
一种相位插值器及其控制方法

[发明专利]脉冲合成电路-CN201410258023.2有效
发明人：中西芳德;川口刚;关谷守 -专利权人：安桥株式会社
申请日： 2014-06-11 - 公布日： 2018-08-07 - 主分类号： H03K5/131 文献下载
摘要：本发明提供了一种脉冲合成电路。该电路具有通用性，并且对一比特数字信号合成以生成三值信号。脉冲合成电路合成来自两个DFF的一比特数字信号以生成三值信号。脉冲合成电路具有第一NOR门、第二NOR门、第三NOR门和三个开关。第一开关连接到第一电势，第二开关连接到第二电势，并且第三开关连接到第三电势。根据来自两个DFF的信号的逻辑值来接通/关断第一至第三开关，并且第一电势、第二电势和第三电势中的任一个被设置为输出电势从而生成三值信号。
脉冲合成电路

[实用新型]基于数字电位器的晶体振荡器输出频率校准装置-CN201721896573.2有效
发明人：邓永辉;蒲文飞 -专利权人：陕西烽火电子股份有限公司
申请日： 2017-12-29 - 公布日： 2018-08-07 - 主分类号： H03K5/131 文献下载
摘要：本实用新型属于电子及通信技术领域，公开了一种基于数字电位器的晶体振荡器输出频率校准装置，包括：数字电位器中设置有串行数据接口、EEPROM、游标寄存器、游标以及可变电阻；串行数据接口上的第一数据I/O端与外部控制数据接口双向连接，第二数据I/O端分别与EEPROM上的数据读写端、游标寄存器上的第一数据I/O端双向连接，EEPROM上的数据I/O端与游标寄存器上的第二数据I/O端双向连接，游标寄存器的控制信号输出端与游标的一端连接，游标的另一端与可变电阻上的控制输入端连接，可变电阻上的控制输出端与晶体振荡器的电压控制端连接，可在不打开设备的情况下，通过其外部数据接口实现对设备工作频率的调节。
游标寄存器晶体振荡器数字电位器可变电阻双向连接数据I/O 串行数据接口第一数据输出频率校准装置控制信号输出端通信技术领域外部数据接口本实用新型电压控制端控制输出端控制输入端工作频率数据读写数据接口外部控制一端连接对设备

[实用新型]一种数字可编程的相位位移电路-CN201820131515.9有效
发明人：俞德军;史峥宇;程和;肖潇 -专利权人：成都市深思创芯科技有限公司
申请日： 2018-01-25 - 公布日： 2018-08-03 - 主分类号： H03K5/131 文献下载
摘要：本实用新型公开了一种数字可编程的相位位移电路，包括PWM信号输入端，所述PWM信号连接产生计数信号的计数部分，所述计数部分连接对所述计数信号进行锁存的逻辑模块，所述逻辑模块连接对位移量进行选择的选择模块，所述选择模块连接PWM信号输出端；所述PWM信号的上升沿脉冲和下降沿脉冲触发计数部分进行计数和触发逻辑模块对锁存信号进行翻转；本实用新型实现的相位位移精度高，位移量与振荡电路的振荡频率有关，在同一振荡频率下，位移量为振荡周期的整数倍；改变振荡频率可以实现任意位移量，应用灵活。
位移量逻辑模块相位位移振荡频率本实用新型计数信号选择模块可编程电路脉冲触发振荡电路振荡周期上升沿输出端输入端下降沿整数倍翻转脉冲触发对锁锁存灵活应用

[发明专利]提前时钟有效信号的电路及方法-CN201610264233.1有效
发明人：廖裕民;卢捷 -专利权人：福州瑞芯微电子股份有限公司
申请日： 2016-04-26 - 公布日： 2018-07-20 - 主分类号： H03K5/131 文献下载
摘要：本发明提供一种提前时钟有效信号的电路及方法，包括同步单元、循环累加器、Clken分频门限判断单元、标准分频门限判断单元、或门、反相器、与门以及ICG gating单元；同步单元连接源时钟、分频系数、Clken分频门限判断单元和标准分频门限判断单元；循环累加器分别连接源时钟、所述Clken分频门限判断单元以及所述标准分频门限判断单元；所述Clken分频门限判断单元输出提前一排的clken信号；所述或门分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器、与门连接ICG gating单元的Enable端，使所述ICG gating单元产生clk_out信号。本发明将clken在低频时钟域有效之前的一排生效，使每个模块都可以运行在最高频率。
提前时钟有效信号电路方法

[发明专利]一种提高1Hz时钟精度的校准方法及系统-CN201410853137.1有效
发明人：刘洋;李宝魁 -专利权人：北京兆易创新科技股份有限公司
申请日： 2014-12-31 - 公布日： 2018-06-29 - 主分类号： H03K5/135 文献下载
摘要：本发明提供了一种提高1Hz时钟精度的校准方法及系统，其中方法包括如下步骤：在校准使能开关打开的情况下，同步分频电路输出窗口信号和窗口长度信号至校准电路；所述校准电路根据所述窗口信号和窗口长度信号进行参考时钟检测或对齐沿检测；所述校准电路在检测到参考时钟或对齐沿后，产生校准复位信号；所述异步分频电路和同步分频电路根据所述校准复位信号进行复位，并由同步分频电路产生1Hz时钟，使其上升沿对齐所述参考时钟的对齐沿。本发明在不增加额外功耗和成本的情况下，通过外接高于晶振精度的参考时钟，大幅提高了1Hz时钟精度。
参考时钟分频电路对齐校准校准电路长度信号复位信号窗口信号额外功耗使能开关输出窗口上升沿沿检测检测复位晶振外接

[发明专利]一种低失真音频信号发生方法-CN201510963096.6有效
发明人：宋志刚;王建中;缪国锋 -专利权人：中国电子科技集团公司第四十一研究所
申请日： 2015-12-18 - 公布日： 2018-06-26 - 主分类号： H03K5/131 文献下载
摘要：本发明公开了一种低失真音频信号发生方法。该方法具体为：首先在FPGA内部利用波形生成算法产生一个周期的波形数据，然后在FPGA中设计一个N倍插值滤波器，该插值滤波器根据FPGA产生的波形数据的采样率，并结合DAC的更新率，选择一个最佳的插值点数N，通过插值滤波算法将波形数据的采样率提高到N*fs；FPGA将插值后的数据输出至DAC中；DAC内部采用8倍过采样设计，可以有效将音频信号的镜像搬移到8*Fes之外；DAC输出的信号经过重构滤波器进行滤波之后，可以将音频信号的镜像完全滤除。本发明占用FPGA内部资源较少，仅需少量采样数据即可实现低失真音频信号的产生，谐波含量少，镜像抑制好。重构滤波器的设计也非常简单，不需要高阶分段设计，降低了设计难度和成本。
波形数据音频信号低失真音频信号发生插值滤波器重构滤波器采样率算法波形生成采样数据插值滤波分段设计镜像抑制内部资源数据输出更新率过采样点数搬移高阶滤波滤除谐波占用输出

[发明专利]一种双极性脉冲信号产生装置-CN201510783421.0有效
发明人：吕铁军;邵维维;崔崤峣;李培洋;徐杰 -专利权人：中国科学院苏州生物医学工程技术研究所
申请日： 2015-11-16 - 公布日： 2018-06-12 - 主分类号： H03K5/13 文献下载
摘要：本发明提供一种双极性脉冲信号产生装置，包括：单极性脉冲输出单元，用于输出单极性脉冲信号；压电陶瓷变压器，包括输入端、输出端和压电体，其输入端与所述单极性脉冲输出单元连接，用于接收所述单极性脉冲信号，所述压电体用于将所述单极性脉冲信号转换为双极性脉冲信号，其输出端用于输出所述双极性脉冲信号。
双极性脉冲信号单极性脉冲信号单极性脉冲产生装置输出单元输出端输入端压电体压电陶瓷变压器输出转换

[发明专利]一种用于异步电路四相位握手协议的非对称延时装置-CN201510887564.6有效
发明人：张延军 -专利权人：北京理工大学
申请日： 2015-12-07 - 公布日： 2018-06-12 - 主分类号： H03K5/133 文献下载
摘要：本发明公开了一种新型的可用于异步电路四相位握手协议的非对称延时电路装置。该装置包含延时逻辑电路和反馈控制电路，其中反馈控制电路包含第一输入端、第二输入端以及第三输入端，第一输入端与输入的对称控制信号连接，第二输入端与延时逻辑电路的输出端连接，第三输入端与非对称延时装置的输出端反馈连接，反馈控制电路根据第一输入端和第二输入端的输入以及第三输入端的反馈输入，在输出端产生一非对称控制信号。本发明在可靠实现非对称延时功能的同时，能够对异步电路的后续数据处理请求作出快速反应，从而避免了非对称延时特性的失效。
输入端非对称反馈控制电路异步电路延时逻辑电路控制信号握手协议延时装置对称非对称延时电路后续数据处理输出端反馈输出端连接反馈输入快速反应延时功能延时特性输出端可用与非

[发明专利]片内基准时钟自动选择电路-CN201711319051.0在审
发明人：毛金平;赵伟;吴挺;王元龙 -专利权人：天津瑞发科半导体技术有限公司
申请日： 2017-12-12 - 公布日： 2018-05-29 - 主分类号： H03K5/135 文献下载
摘要：一种片内基准时钟自动选择电路，包括片内基准时钟模块、片外时钟信号、输入电源、上电复位模块、时钟计数模块、时钟选择模块，其中，片内基准时钟模块产生片内基准时钟信号，上电复位模块在有输入电源时产生上电复位信号，时钟计数模块在上电复位信号跳变时检测片外时钟信号的时钟沿的个数，当时钟沿个数未达到预设值时，时钟选择模块选择片内基准时钟信号作为输出时钟，否则选择片外时钟信号作为输出时钟。
时钟信号基准时钟模块基准时钟信号上电复位模块上电复位信号时钟选择模块基准时钟计数模块输出时钟输入电源自动选择电路检测片时钟沿跳变预设

[发明专利]提高1Hz时钟精度的平滑调整方法及1Hz时钟系统-CN201410855562.4有效
发明人：刘洋;李宝魁 -专利权人：北京兆易创新科技股份有限公司
申请日： 2014-12-31 - 公布日： 2018-05-25 - 主分类号： H03K5/135 文献下载
摘要：本发明提供了一种提高1Hz时钟精度的平滑调整方法及1Hz时钟系统，其中方法包括：调整使能开关开启平滑调整电路，幅度调整电路向平滑调整电路提供调整幅度信号，方向调整电路向平滑调整电路提供调整方向信号；在调整时间窗口内，平滑调整电路根据调整方向信号和调整幅度信号进行计算，获得所需个数的第一减脉冲信号和固定个数的加脉冲信号，或者获得所需个数的第二减脉冲信号；平滑调整电路将第一减脉冲信号和加脉冲信号或者将第二减脉冲信号输出到异步分频电路，对异步分频时钟进行调整。本发明通过平滑调整电路对异步分频时钟进行向前调整或向后调整，从而调整了1Hz时钟，消除了晶振时钟的累积误差，提高了1Hz时钟精度。
平滑调整脉冲信号电路电路提供调整方向调整幅度分频时钟时钟系统幅度调整电路脉冲信号输出方向调整分频电路晶振时钟累积误差时间窗口使能开关向后