“H01L23/482”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易_钻瓜专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果409个，建议您升级VIP下载更多相关专利

[发明专利]一种芯片封装体及其制程方法和电子装置-CN202111400003.0在审
发明人：李俞虹;陈谭;高宸山;宋关强;刘德波 -专利权人：天芯互联科技有限公司
申请日： 2021-11-19 - 公布日： 2022-11-01 - 主分类号： H01L23/482 文献下载
摘要：本申请公开了一种芯片封装体及其制程方法和电子装置，其中，该芯片封装体包括：间隔设置的至少两个焊盘；至少一个芯片组件，芯片组件包括导电连接体和芯片；导电连接体设置在焊盘上，且背离焊盘的一侧设置有凹槽，芯片设置于凹槽中；其中，芯片的厚度大于凹槽的深度；导电层，设置在芯片上，以使至少两个芯片藉由导电层连接，或者使至少一个芯片与其他未设置芯片组件的焊盘连接。通过上述方式，本申请中的芯片封装体能够有效增强焊盘的强度，且增强了芯片与焊盘之间的结合力，并提高了芯片的对位能力，减少了芯片与盲孔之间的对位，有效提升了产品的整体良率。
一种芯片封装及其方法电子装置

[发明专利]半导体结构及其制造方法与晶圆键合方法-CN202110484098.2在审
发明人：庄凌艺 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-30 - 公布日： 2022-11-01 - 主分类号： H01L23/482 文献下载
摘要：本公开提供一种半导体结构及其制作方法与晶圆键合方法。半导体结构包括：衬底；导电连线，所述导电连线位于所述衬底中；导电接触垫，所述导电接触垫的第一面连接所述导电连线，所述导电接触垫的第二面具有深度不同的多个凹陷。本公开实施例可以提高晶圆键合过程中金属导电接触垫之间的连接强度，优化晶圆键合效果。
半导体结构及其制造方法晶圆键合

[发明专利]包括多个半导体芯片的半导体封装-CN202210119737.X在审
发明人：李满浩;宋垠锡;吴琼硕 -专利权人：三星电子株式会社
申请日： 2022-02-08 - 公布日： 2022-10-28 - 主分类号： H01L23/482 文献下载
摘要：一种半导体封装包括下重分布层、下半导体芯片、以及附接到下重分布层的多个导电连接结构。上重分布层设置在下半导体芯片和多个导电连接结构上。上半导体芯片具有与下半导体芯片的有源面相对应的有源面，并设置在上重分布层上。下半导体芯片包括半导体衬底，该半导体衬底具有第一表面和与第一表面相对的第二表面。上布线结构设置在半导体衬底的第一表面上。掩埋电力轨道填充从第一表面朝向第二表面延伸的掩埋轨道孔的一部分。贯通电极填充从第二表面朝向第一表面延伸的通孔。
包括半导体芯片封装

[发明专利]一种芯片封装体、芯片、电子设备的控制装置及电子设备-CN202210984847.2在审
发明人：刘克彬 -专利权人：南京芯驰半导体科技有限公司
申请日： 2022-08-15 - 公布日： 2022-10-21 - 主分类号： H01L23/482 文献下载
摘要：本发明公开了一种芯片封装体、芯片、电子设备的控制装置及电子设备中，芯片封装体内设置有层叠的第一布线层和第二布线层，第一布线层的最外侧的第一设定区域设置信号脚和电源脚，位于信号脚内侧的第二设定区域设置为第一电源平面，第一布线层的最外侧的至少两面具有电源脚；第二布线层的第三设定区域设置第二电源平面，第二布线层上指定位置之外的第四设定区域设置为地平面；第二电源平面与第一电源平面具有重叠区域，并且第二电源平面在所述重叠区域与第一电源平面连接。如此，芯片上的所有信号与地平面之间均具有完整直接的地回流，有效保证了信号的完整性，显著提升芯片的信号处理速率。
一种芯片封装电子设备控制装置

[发明专利]晶片结构及薄膜覆晶封装结构-CN202110681459.2在审
发明人：沈弘哲 -专利权人：南茂科技股份有限公司
申请日： 2021-06-18 - 公布日： 2022-10-14 - 主分类号： H01L23/482 文献下载
摘要：提供一种晶片结构，包括半导体基材以及多个凸块。半导体基材具有有源面与设置于有源面的多个焊垫。凸块设置于焊垫上，且多个凸块沿着半导体基材的至少一边缘排列成多排。多个凸块包括多个第一凸块与多个第二凸块。多个第一凸块排列成第一排，多个第二凸块排列成第二排，第二排较第一排远离至少一边缘。第一凸块相对于有源面的高度与第二凸块相对于有源面的高度不相等。另提供一种薄膜覆晶封装结构。
晶片结构薄膜封装

[发明专利]一种导通均匀性高的半导体功率器件-CN202010473658.X有效
发明人：王海军;阳平 -专利权人：上海擎茂微电子科技有限公司
申请日： 2020-05-29 - 公布日： 2022-09-30 - 主分类号： H01L23/482 文献下载
摘要：本发明涉及一种导通均匀性高的半导体功率器件，包括由多个IGBT元胞形成的芯片本体及芯片本体表面的栅极总线，栅极总线包括设置于芯片本体外围的环状栅极总线、位于环状栅极总线内且两端分别与环状栅极总线连接的至少一条条状栅极总线，多个条状栅极总线中至少一个条状栅极总线上设置有至少两个栅极焊盘，环状栅极总线的表面设有环状的且由金属材料制成的栅极流道，栅极总线由多晶硅材料制成，栅极总线与IGBT元胞内的多晶硅栅极连接。本发明的导通均匀性高的半导体功率器件，通过双栅极焊盘和栅极总线的设置使得各元胞内栅极导通更均匀。
一种均匀半导体功率器件

[实用新型]半导体封装装置-CN202220981652.8有效
发明人：黄文宏 -专利权人：日月光半导体制造股份有限公司
申请日： 2022-04-25 - 公布日： 2022-09-27 - 主分类号： H01L23/482 文献下载
摘要：一种半导体封装装置，通过在低密度线路图案层和高密度线路图案层之间增加一中密度线路图案层，使得，高数据速率的线路可以利用中密度线路图案层来实现，从而较好的满足电性需求，并具有更高的制程良率。
半导体封装装置

[实用新型]半导体封装装置-CN202221053863.1有效
发明人：林咏胜;谢秉宏;高金利;涂顺财 -专利权人：日月光半导体制造股份有限公司
申请日： 2022-05-05 - 公布日： 2022-09-27 - 主分类号： H01L23/482 文献下载
摘要：一种半导体封装装置，包括第一电子元件和第二电子元件，第一电子元件的第一对接面与第二电子元件的第二对接面结合，且第一对接面的第一导电垫与第二对接面的第二导电垫直接键合，其中第一导电垫的宽度往第二导电垫方向渐缩，第二导电垫的宽度往第一导电垫的方向渐增。第一导电垫的宽度往第二导电垫方向渐缩，意味着第一对接面是在一载板上形成的，通过使用具有较为平坦表面的载板，可以使第一对接面相对较为平坦，从而不需要CMP平坦化制程。通过省掉CMP，可以解决因CMP所导致的诸多问题，有利于降低制程成本，避免对接表面产生空洞，避免导电垫产生碟形缺陷，提高导电垫之间的结合力，从而提高HBI制程的良率和产品的可靠性。
半导体封装装置

[实用新型]半导体封装装置-CN202220921835.0有效
发明人：蔡承佑;郭宏钧 -专利权人：日月光半导体制造股份有限公司
申请日： 2022-04-20 - 公布日： 2022-09-27 - 主分类号： H01L23/482 文献下载
摘要：本申请实施例提供了一种半导体封装装置，包括：第一线路层，设置有第一信号焊盘和第二信号焊盘，第二信号焊盘邻近第一线路层边缘，第一信号焊盘相较第二信号焊盘远离第一线路层边缘；第二线路层，设置于第一线路层上，第二线路层设置有第一接地层，第一接地层对应第一信号焊盘和第二信号焊盘设置有开口，对应第一信号焊盘的开口设置有第一支撑结构，第一支撑结构具有开孔。
半导体封装装置

[实用新型]半导体封装装置-CN202220950422.5有效
发明人：石立节;黄文宏 -专利权人：日月光半导体制造股份有限公司
申请日： 2022-04-22 - 公布日： 2022-09-27 - 主分类号： H01L23/482 文献下载
摘要：本公开涉及半导体封装装置。该半导体封装装置包括：第一线路结构，包括引线框架底座；第二线路结构，包括至少一个无核心层基板；所述第一线路结构和所述第二线路结构叠构形成所述半导体封装装置。该半导体封装装置克服了现有的FCBGA多层基板在制作每一层结构时，良率损失(yield loss)叠加的问题，提高了FCBGA产品的良率。
半导体封装装置

[发明专利]内连线结构-CN202210430100.2在审
发明人：廖韦豪;田希文;戴羽腾;吕志伟;姚欣洁;李忠儒 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-22 - 公布日： 2022-09-20 - 主分类号： H01L23/482 文献下载
摘要：一种内连线结构，包括介电层、第一导电部件、第二导电部件、第三导电部件和电介质填充物。第一导电部件，设置于介电层中。第二导电部件，设置于第一导电部件上方。第二导电部件包括设置于第一导电部件上方的第一导电层、设置于第一导电层上的第二导电层以及设置于第二导电层上的第三导电层。第一导电层、第二导电层和第三导电层具有实质上相同的寛度。第三导电部件，设置于介电层上方，第三导电部件包括设置于介电层上方的第四导电层、设置于第四导电层上的第五导电层，以及设置于第五导电层的第六导电层，第四导电层、第五导电层和第六导电层具有实质上相同的寛度。电介质填充物，设置于介电层上方，且介于第二导电部件和第三导电部件之间。
连线结构

[发明专利]半导体装置及其制造方法-CN202110273811.9在审
发明人：王美丽;梁轩;王飞;王磊;杨亚锋;董学;曹占锋;王明星;李付强;张晨阳;赵欣欣;韩艳玲;王雷;冯煊;李亚鹏 -专利权人：京东方科技集团股份有限公司
申请日： 2021-03-12 - 公布日： 2022-09-20 - 主分类号： H01L23/482 文献下载
摘要：提供一种半导体装置及其制造方法。所述半导体装置包括：衬底；设置于所述衬底的芯片，所述芯片包括芯片主体和设置于所述芯片主体上的多个端子；设置于所述衬底的端子扩展层，所述端子扩展层包括导电材料，其中，所述端子扩展层和至少一个端子位于所述芯片主体的同一侧，所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述多个扩展走线分别与所述多个端子电连接，用于引出所述多个端子；以及至少一个扩展走线在所述衬底上的正投影完全覆盖与该扩展走线电连接的端子在所述衬底上的正投影。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN202110273812.3在审
发明人：张晨阳;李付强;董学;王美丽;梁轩;王飞;王明星;曹占锋;韩艳玲;赵欣欣 -专利权人：京东方科技集团股份有限公司
申请日： 2021-03-12 - 公布日： 2022-09-20 - 主分类号： H01L23/482 文献下载
摘要：提供一种半导体装置及其制造方法。所述半导体装置包括：衬底；设置于所述衬底的多个芯片，每个芯片包括芯片主体和设置于所述芯片主体上的多个端子；设置于所述衬底的多个固定连接部；设置于所述衬底的端子扩展层，所述端子扩展层包括导电材料，其中，所述多个固定连接部分别邻近所述多个芯片设置；所述半导体装置还包括位于所述端子扩展层中的多个扩展走线，所述扩展走线用于电连接所述多个芯片；以及用于电连接两个芯片的扩展走线至少包括第一走线段和第二走线段，所述第一走线段用于电连接一个芯片的端子与该芯片邻近的一个固定连接部，所述第二走线段用于连接两个芯片之间的两个固定连接部。
半导体装置及其制造方法

[发明专利]指纹识别模块及包括其的电子设备-CN202080095490.1在审
发明人：田胜浩;崔昭喜;韩在兴 -专利权人： LG伊诺特有限公司
申请日： 2020-11-27 - 公布日： 2022-09-09 - 主分类号： H01L23/482 文献下载
摘要：根据实施例的指纹识别模块包括：基板；导电图案部，设置在所述基板上；保护层，部分地设置在基板和导电图案部上；第一连接部，设置在通过保护层的第一开口区域暴露的导电图案部上；以及第一芯片，设置在第一连接部上，其中，第一连接部包括各向异性导电粘合剂，所述各向异性导电粘合剂包含导电粒子，并且以闭环形状设置在通过第一开口区域暴露的导电图案部上。
指纹识别模块包括电子设备

[发明专利]半导体装置-CN202110760529.3在审
发明人：三浦正幸;佐野雄一;长谷川一磨 -专利权人：铠侠股份有限公司
申请日： 2021-07-06 - 公布日： 2022-09-06 - 主分类号： H01L23/482 文献下载
摘要：本实施方式的半导体装置具备第1积层体、第1柱状电极、第2积层体、第2柱状电极、及第3半导体芯片。第1积层体是将多个第1半导体芯片向与积层方向垂直的方向错开积层而成。第1柱状电极与第1半导体芯片的电极垫连接，且沿着第1半导体芯片的积层方向延伸。第2积层体在与积层方向垂直的方向上与第1积层体并排配置，将多个第2半导体芯片向与积层方向垂直的方向错开积层而成。第2柱状电极与第2半导体芯片的电极垫连接，且沿着第2半导体芯片的积层方向延伸。第3半导体芯片以到第1柱状电极的距离与到第2柱状电极的距离大致相等的方式配置。
半导体装置

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top