“H01L23/482”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果409个，建议您升级VIP下载更多相关专利

[发明专利]包括平行导电层的半导体装置-CN202110259268.7在审
发明人： P·帕尔姆;R·费勒;J·霍格劳尔;A·凯斯勒 -专利权人：英飞凌科技股份有限公司
申请日： 2021-03-10 - 公布日： 2021-09-10 - 主分类号： H01L23/482 文献下载
摘要：一种半导体装置包括半导体芯片，所述半导体芯片在第一芯片主表面上包括第一芯片接触焊盘。所述半导体装置还包括第一导电层，其布置在第一芯片主表面之上并且电耦合到第一芯片接触焊盘，其中，第一导电层在平行于第一芯片主表面的方向上延伸。所述半导体装置还包括第二导电层，其布置在第一导电层之上并且电耦合到第一导电层，其中，第二导电层在与第一导电层平行的方向上延伸。所述半导体装置还包括电直通连接结构，其电耦合到第一导电层和第二导电层，其中，电直通连接结构在垂直于第一芯片主表面的方向上延伸，并且在第一芯片主表面的顶视图中，电直通连接结构和半导体芯片不重叠。
包括平行导电半导体装置

[发明专利]半导体装置及其制造方法-CN202110047544.3在审
发明人：荒井伸也 -专利权人：铠侠股份有限公司
申请日： 2021-01-14 - 公布日： 2021-08-27 - 主分类号： H01L23/482 文献下载
摘要：实施方式提供一种可抑制嵌埋有垫的绝缘膜内的缺陷的半导体装置及其制造方法。根据一实施方式，半导体装置包含第1芯片、及与所述第1芯片贴合的第2芯片。所述第1芯片包含：衬底；逻辑电路，设置于所述衬底上；及多个第1虚设垫，配置于所述逻辑电路的上方，设置于所述第1芯片与所述第2芯片贴合而成的第1贴合面，且不与所述逻辑电路电连接。所述第2芯片包含：多个第2虚设垫，设置于所述多个第1虚设垫上；及存储单元阵列，设置于所述多个第2虚设垫的上方。所述第1贴合面中的所述第1虚设垫的被覆率在所述第1芯片的与第1端边分离的第1区域和配置于所述第1端边与所述第1区域之间的第2区域中不同。
半导体装置及其制造方法

[发明专利]一种轻掺杂n型硅片背面金属化结构及其制造工艺-CN202110569092.5在审
发明人：高瑞峰;周骏贵 -专利权人：南京市产品质量监督检验院
申请日： 2020-01-02 - 公布日： 2021-08-24 - 主分类号： H01L23/482 文献下载
摘要：本发明属于半导体器件和集成电路工艺技术领域，具体涉及硅器件背面金属化结构和工艺。所述结构在背面衬底轻掺杂n型硅片的表面至少沉积有第一金属层铪，然后沉积其他层。所述工艺包括正面保护、背面减薄、背面抛光、清洗、物理气相沉积等工艺步骤。本发明利用铪与硅形成欧姆接触的特点，在轻掺杂n型硅片的背面制备一层铪，具有低成本优势和更低的接触电阻、更好的粘附性、良好的导电性、导热性和合适的热膨胀系数，有效提高硅器件制造过程中的良率和使用中的可靠性。
一种掺杂硅片背面金属化结构及其制造工艺

[发明专利]一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法-CN201811080005.4有效
发明人：陈小刚;肖南海 -专利权人：上海音特电子有限公司
申请日： 2018-09-17 - 公布日： 2021-08-20 - 主分类号： H01L23/482 文献下载
摘要：本发明提供了一种用于集成电路输入输出引脚过压保护的薄膜材料和使用方法，该薄膜材料由氮、硅、锗、砷、硒五种元素组成的化合物，可预先制成合金靶，通过离子气相沉积制备而成，厚度可以在10nm至10um之间。各元素原子比为：硅占比60％至90％之间，硒占比35％至5％之间，剩余比例为其它三种元素共有。所述使用方法是以过压保护带或过压保护环的形式将该材料薄膜制作在集成电路引脚区域，以实现对所有引脚防雷击、防静电冲击等的低成本强抑制器件设计方案。本发明利用该化合物材料所特用的阈值导通特性实现过压保护，概念新颖，结构简单，是一种过压保护响应速度极快，抑制过压能力极强的过压保护材料和器件。
一种用于集成电路输入输出引脚保护薄膜材料使用方法

[发明专利]包括具有点对称芯片焊盘的半导体芯片的半导体封装-CN202010894151.1在审
发明人：金俊植 -专利权人：爱思开海力士有限公司
申请日： 2020-08-31 - 公布日： 2021-08-13 - 主分类号： H01L23/482 文献下载
摘要：包括具有点对称芯片焊盘的半导体芯片的半导体封装。根据本公开的一方面的半导体封装包括封装基板和堆叠在所述封装基板上的多个半导体芯片。每一个所述半导体芯片包括：芯片主体；在所述芯片主体的一个表面上设置在第一侧部上的至少一个第一侧电源焊盘和至少一个第一侧接地焊盘；以及在所述芯片主体的一个表面上设置在与所述第一侧部相对的第二侧部上的至少一个第二侧电源焊盘和至少一个第二侧接地焊盘。所述第二侧电源焊盘中的一个可以相对于所述一个表面上的参考点与所述第一侧电源焊盘中的对应的一个点对称地设置，并且所述第二侧接地焊盘中的一个可以相对于所述一个表面上的参考点与所述第一侧接地焊盘中的对应的一个点对称地设置。
包括有点对称芯片半导体封装

[发明专利]用于引线键合的衬底金属层结构及功率半导体器件-CN201811249360.X有效
发明人：张鸿鑫;刘国友;罗海辉;谭灿健;冯宇;韩星尧 -专利权人：株洲中车时代半导体有限公司
申请日： 2018-10-25 - 公布日： 2021-08-10 - 主分类号： H01L23/482 文献下载
摘要：本申请提供了一种用于引线键合的衬底金属层结构以及功率半导体器件，衬底金属层结构自下而上依次包括：衬底；金属层，其设置在该衬底的上表面；以及引线，其设置在该金属层的远离该衬底的表面上并与该金属层形成引线键合；其中，该金属层包括叠置而成的多个子金属层，并且该多个子金属层的表面积自下而上逐渐减小。通过该衬底金属层结构及功率半导体器件，可以成功实现降低引线键合失效率，且金属层应力较小，工艺实现简单，成本较低，提高了器件的可靠性。
用于引线衬底金属结构功率半导体器件

[发明专利]半导体装置及其形成方法-CN202110331630.7在审
发明人：周俊;孙鹏;杨道虹 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2021-03-26 - 公布日： 2021-07-09 - 主分类号： H01L23/482 文献下载
摘要：本发明涉及一种半导体装置及其形成方法。所述半导体装置中，在半导体基底上设置有重布线和覆盖部分所述重布线的钝化层，所述重布线中用于设置焊点连接的部分从所述钝化层中露出，并且，所述钝化层中具有应力释放孔，所述应力释放孔与所述重布线之间的横向距离大于0。所述应力释放孔便于及时释放在形成焊点连接的过程中在钝化层中产生的应力，可以降低焊点连接形成后重布线或者钝化层发生剥离或破裂的风险，有助于提高焊点连接工艺的良率。
半导体装置及其形成方法

[发明专利]半导体封装结构及其制造方法-CN202110022223.8在审
发明人：张勇舜;谢孟伟;李德章 -专利权人：日月光半导体制造股份有限公司
申请日： 2021-01-08 - 公布日： 2021-07-09 - 主分类号： H01L23/482 文献下载
摘要：本公开涉及一种半导体封装结构和用于制造半导体封装结构的方法。所述半导体封装结构包括半导体裸片及至少一个柱结构。所述半导体裸片具有上表面，且包括设置为邻近所述上表面的至少一个导电衬垫。所述柱结构电连接所述半导体裸片的所述导电衬垫，且界定从所述柱结构的侧表面凹入的凹入部分。所述柱结构的导电率大于所述导电衬垫的导电率。
半导体封装结构及其制造方法

[发明专利]可应用于毫米波频段SMT贴装的扇出型封装结构-CN202110126235.5在审
发明人：曹健;胡志富;任玉兴;何美林;何锐聪;刘亚男;彭志农;徐敏 -专利权人：河北雄安太芯电子科技有限公司
申请日： 2021-01-29 - 公布日： 2021-06-08 - 主分类号： H01L23/482 文献下载
摘要：本发明公开了一种可应用于毫米波频段SMT贴装的扇出型封装结构，涉及半导体毫米波芯片封装领域。所述方法包括毫米波芯片，所述毫米波芯片的一面形成有介质层，所述毫米波芯片的另一面形成有外壳，通过所述介质层和外壳将所述毫米波芯片进行封装，所述介质层内形成有与所述毫米波芯片的射频输入输出端口连接的重新布线层，且外侧的部分介质层上形成有金属过孔，所述金属过孔位于内侧的一端与所述重新布线层连接，所述金属过孔位于外侧的一端形成有焊球，所述毫米波芯片的射频输入输出端口通过所述重新布线层以及焊球将射频输入输出信号引出。所述封装结构工作频率范围广，能够满足长期可靠性以及SMT表贴的批量装配要求。
应用于毫米波频段 smt 扇出型封装结构

[发明专利]晶圆及其制造方法-CN202110303614.7在审
发明人：王嵩;谈杰;刘成 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-03-22 - 公布日： 2021-06-04 - 主分类号： H01L23/482 文献下载
摘要：本发明涉及晶圆及其制造方法。所述晶圆至少包括：衬底；以及，位于衬底上的M层金属，所述M层金属与衬底的距离彼此不同；其特征在于，焊盘引线，所述焊盘引线从距离所述衬底最近的第一层金属引出；其中，M为大于或等于1的正整数。在所述晶圆中，焊盘引线从距离晶圆的衬底最近的第一层金属引出，解决了现有技术中晶圆正面混合键合之后无法引出焊盘引线的技术问题，同时不存在多层金属的层叠，使得输入输出焊盘电容较小，对输出信号以及其他信号的影响较小。
及其制造方法

[发明专利]扇出型封装结构及封装方法-CN202011626286.6在审
发明人：李尚轩 -专利权人：南通通富微电子有限公司
申请日： 2020-12-30 - 公布日： 2021-05-18 - 主分类号： H01L23/482 文献下载
摘要：本申请公开了一种扇出型封装结构及封装方法，包括芯片，芯片上设置多个焊盘，第一介电层设置在芯片设有焊盘的面上，第一介电层上设有第一通孔；第二介电层设置在第一介电层上，第二介电层上设有第二通孔；重布线金属层，设置在第二介电层上且填充第一通孔和第二通孔。根据本申请实施例提供的技术方案，第一介电层设置的第一通孔可匹配芯片上较小的输入输出引脚，第二介电层设置的第二通孔可增加电流专用通量，进一步达到优化产品性能的目的，两层介电层可以消除该封装工艺中的高度限制进而达到产品的需求，同时，较高的介电层高度能够有效的保护芯片正面，避免在测试阶段时芯片接收的正面应力，使得在封装过程中实现产品的快速导入。
扇出型封装结构方法

[发明专利]半导体装置-CN202011255776.X在审
发明人：武田直己;恩田智弘;河野贤哉;新谷宽;春別府佑;谷江尚史 -专利权人：株式会社日立功率半导体
申请日： 2020-11-11 - 公布日： 2021-05-11 - 主分类号： H01L23/482 文献下载
摘要：本发明提供一种在两面安装构造的功率半导体中即使使用无Pb材料等高弹性的接合材料也能降低半导体元件所产生的应力的可靠性高的半导体装置。一种半导体装置，其特征中在于，具备：半导体元件，仅在一面具有栅极电极；上部电极，连接于所述半导体元件的具有所述栅极电极的面；以及下部电极，连接于所述半导体元件的与具有所述栅极电极的面相反一侧的面，在所述半导体装置中，所述上部电极中的与所述半导体元件的具有所述栅极电极的面连接的连接端部位于比所述半导体元件的具有所述栅极电极的面的端部靠内侧、且所述下部电极中的与所述半导体元件的所述相反一侧的面连接的连接端部位于比所述半导体元件的所述相反一侧的面的端部靠内侧。
半导体装置

[发明专利]芯片封装结构及其制作方法-CN201911075451.0在审
发明人：林溥如;柯正达;谭瑞敏;曾子章 -专利权人：欣兴电子股份有限公司
申请日： 2019-11-06 - 公布日： 2021-05-07 - 主分类号： H01L23/482 文献下载
摘要：本发明提供一种芯片封装结构及其制作方法，芯片封装结构包括基板、至少二个芯片、多个第一接垫、多个第一微凸块以及桥接元件。基板具有第一表面以及与第一表面相对的第二表面。二个芯片配置于基板的第一表面，且彼此水平相邻。各芯片具有主动表面。第一接垫配置于各芯片的主动表面。第一微凸块配置于第一接垫上且尺寸皆相同。桥接元件配置于第一微凸块上，以使其中一芯片通过第一接垫、第一微凸块以及桥接元件电性连接至另一芯片。
芯片封装结构及其制作方法

[发明专利]具有隔离结构的射频晶体管放大器和其它多单元晶体管-CN201980056498.4在审
发明人： F·特朗;母千里;H·蒋;Z·莫克提 -专利权人：克里公司
申请日： 2019-07-18 - 公布日： 2021-05-07 - 主分类号： H01L23/482 文献下载
摘要：一种多单元晶体管包括半导体结构，并联电连接的多个单位单元晶体管，每个单位单元晶体管在半导体结构中在第一方向上延伸，其中，单位单元晶体管沿着第二方向彼此间隔开，以及隔离结构，该隔离结构位于第一组单位单元晶体管和第二组单位单元晶体管之间并在半导体结构上方延伸。
具有隔离结构射频晶体管放大器其它单元

[发明专利]芯片封装结构及芯片封装方法-CN202011579199.X在审
发明人：黄文杰 -专利权人：颀中科技（苏州）有限公司;合肥奕斯伟封测技术有限公司
申请日： 2020-12-28 - 公布日： 2021-04-16 - 主分类号： H01L23/482 文献下载
摘要：本发明提供了一种芯片封装结构与芯片封装方法，所述芯片封装结构包括基板、设置在所述基板上的金属焊盘以及与所述金属焊盘焊接的金属引线，所述金属引线的末端设有焊接部，所述焊接部焊接至所述金属焊盘的表面，所述金属焊盘表面设置有包覆层，所述金属引线的末端探伸至所述包覆层内以使得所述焊接部与所述金属焊盘表面相连接，且使得至少部分所述焊接部位于所述包覆层与金属焊盘之间。与现有技术相比，本发明通过在金属焊盘表面设置包覆层，并使包覆层包裹住所述金属引线的末端，大大改善了金属引线与金属焊盘的焊接效果，使两者的焊接更加可靠、稳定。
芯片封装结构方法